WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009126267) PLD ARCHITECTURE OPTIMIZED FOR 10G ETHERNET PHYSICAL LAYER SOLUTION
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2009/126267 International Application No.: PCT/US2009/002188
Publication Date: 15.10.2009 International Filing Date: 07.04.2009
IPC:
H04L 12/56 (2006.01)
Applicants: CHAN, Allen[US/US]; US (UsOnly)
SHUMARAYEV, Sergey[US/US]; US (UsOnly)
WONG, Wilson[US/US]; US (UsOnly)
DING, Weiqi[US/US]; US (UsOnly)
ALTERA CORPORATION[US/US]; 101 Innovation Drive San Jose, CA 95134-1941, US (AllExceptUS)
Inventors: CHAN, Allen; US
SHUMARAYEV, Sergey; US
WONG, Wilson; US
DING, Weiqi; US
Agent: CHASAN, Michael, J.; US
JACKSON, Robert, R.; US
INGERMAN, Jeffrey, H.; US
Priority Data:
12/100,36009.04.2008US
Title (EN) PLD ARCHITECTURE OPTIMIZED FOR 10G ETHERNET PHYSICAL LAYER SOLUTION
(FR) ARCHITECTURE DE RÉSEAU LOGIQUE PROGRAMMABLE PLD OPTIMISÉE POUR LA SOLUTION DE COUCHE PHYSIQUE ETHERNET 10G
Abstract: front page image
(EN) An integrated circuit (e.g., a programmable integrated circuit such as a programmable microcontroller, a programmable logic device, etc.) includes programmable circuitry and 10 Gigabit Ethernet (10GbE) transceiver circuitry. The programmable circuitry and the transceiver circuitry may be configured to implement the physical (PHY) layer of the 10GbE networking specification. This integrated circuit may then be coupled to an optical transceiver module in order to transmit and receive 10GbE optical signals. The transceiver circuitry and interface circuitry that connects the transceiver circuitry with the programmable circuitry may be hard-wired or partially hard-wired.
(FR) Un circuit intégré (par exemple un circuit intégré programmable tel qu’un microcontrôleur, un dispositif logique programmable, etc.) comprend une circuiterie programmable et une circuiterie d’émetteur-récepteur Ethernet de 10 Gigabits. La circuiterie programmable et la circuiterie d’émetteur-récepteur peuvent être configurées pour mettre en œuvre la couche physique (PHY) de la spécification de mise en réseau 10GbE. Ce circuit intégré peut ensuite être couplé à un module émetteur-récepteur optique de manière à transmettre et à recevoir des signaux optiques 10GbE. La circuiterie d’émetteur-récepteur et la circuiterie d’interface qui connecte la circuiterie d’émetteur-récepteur à la circuiterie programmable peuvent être câblées ou partiellement câblées.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)