WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009125805) SURFACE INSPECTING METHOD AND SURFACE INSPECTING APPARATUS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/125805    International Application No.:    PCT/JP2009/057232
Publication Date: 15.10.2009 International Filing Date: 08.04.2009
IPC:
G01N 21/956 (2006.01), H01L 21/027 (2006.01), H01L 21/66 (2006.01)
Applicants: NIKON CORPORATION [JP/JP]; 12-1, Yurakucho 1-Chome, Chiyoda-ku, Tokyo 1008331 (JP) (For All Designated States Except US).
HAYANO, Fuminori [JP/JP]; (JP) (For US Only)
Inventors: HAYANO, Fuminori; (JP)
Agent: OHNISHI, Shogo; S.OHNISHI & ASSOCIATES, HIGASHI-IKEBUKURO SS BUILDING 1F, 3-20-3, Higashi-Ikebukuro, Toshima-ku, Tokyo 1700013 (JP)
Priority Data:
2008-101367 09.04.2008 JP
Title (EN) SURFACE INSPECTING METHOD AND SURFACE INSPECTING APPARATUS
(FR) PROCÉDÉ ET APPAREIL D'INSPECTION DE SURFACE
(JA) 表面検査方法および表面検査装置
Abstract: front page image
(EN)Provided is a surface inspecting method for inspecting a surface of a semiconductor substrate having linear line patterns repeatedly arranged and hole-shaped hole patterns formed on the line patterns. The surface inspecting method has a setting step (S101) of setting inspecting conditions; an illuminating step (S102) of irradiating the surface of the semiconductor substrate with illuminating light under the inspecting conditions set in the setting step; a detecting step (S103) of detecting diffracted light from the semiconductor substrate irradiated with illuminating light; and an inspecting step (S104) of inspecting existence/nonexistence of a defect on the hole patterns, based on the diffracted light detected in the detecting step. In the setting step, the inspecting conditions are to be set so that the traveling direction of illuminating light on the surface of the semiconductor substrate is different from the repeated arrangement direction of the line patterns and that such traveling direction substantially match the repeated arrangement direction of the hole patterns.
(FR)L'invention porte sur un procédé d'inspection de surface, destiné à inspecter une surface d'un substrat à semi-conducteur ayant des motifs conducteurs linéaires disposées d'une manière répétitive, et des configurations de perçage, en forme de trous, formés sur les motifs conducteurs linéaires. Le procédé d'inspection de surface comprend une étape de définition (S101) consistant à définir les conditions de l'inspection; une étape d'éclairage (S102), consistant à exposer la surface du substrat à semi-conducteur à une lumière d'éclairage dans les conditions d'inspection définies dans l'étape de définition; une étape de détection (S103) consistant à détecter la lumière diffractée par le substrat à semi-conducteur qui a été exposé à la lumière d'éclairage; et une étape d'inspection (S104) consistant à inspecter l'existence/l'absence d'un défaut sur les motifs de perçage, sur la base de la lumière diffractée détectée dans l'étape de détection. Dans l'étape de définition, les conditions d'inspection doivent être définies de telle sorte que la direction de propagation de la lumière d'éclairage sur la surface du substrat à semi-conducteur soit différente de la direction de l'arrangement répétitif des motifs conducteurs linéaires, et que cette direction de propagation concorde sensiblement avec la direction de l'arrangement répétitif des configurations de perçage.
(JA) 繰り返し配列された線状のラインパターンおよび当該ラインパターンの上に形成された孔状のホールパターンを有した半導体基板の表面を検査する表面検査方法において、検査条件を設定する設定工程(S101)と、設定工程で設定した検査条件により半導体基板の表面に照明光を照射する照明工程(S102)と、照明光が照射された半導体基板からの回折光を検出する検出工程(S103)と、検出工程で検出した回折光に基づいてホールパターンにおける欠陥の有無を検査する検査工程(S104)とを有し、設定工程において、半導体基板の表面における照明光の進行方向がラインパターンの繰り返し配列方向と異なってホールパターンの繰り返し配列方向と略一致するように、検査条件を設定するようになっている。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)