WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009125459) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/125459    International Application No.:    PCT/JP2008/003973
Publication Date: 15.10.2009 International Filing Date: 25.12.2008
IPC:
H01L 21/336 (2006.01), H01L 21/20 (2006.01), H01L 21/3205 (2006.01), H01L 23/52 (2006.01), H01L 29/786 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka, 5458522 (JP) (For All Designated States Except US).
NAKAZAWA, Makoto; (For US Only).
KIMURA, Tomohiro; (For US Only)
Inventors: NAKAZAWA, Makoto; .
KIMURA, Tomohiro;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg., 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka, 5410053 (JP)
Priority Data:
2008-100650 08.04.2008 JP
Title (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
Abstract: front page image
(EN)A semiconductor device comprises an insulating substrate, a step layer provided on the insulating substrate and including end portions with an inclination angle of 60° or more, an insulating layer formed on the insulating substrate and the step layer and provided so as to be elevated on the step layer, a first semiconductor layer provided in a portion adjacent to the elevated insulating layer, and a second semiconductor layer made of the same material as the first semiconductor layer and formed in an island shape on the elevated insulating layer.
(FR)L'invention porte sur un dispositif à semi-conducteur qui comprend un substrat isolant ; une couche de gradin disposée sur le substrat isolant et comprenant des parties d'extrémité à un angle d'inclinaison de 60° ou plus ; une couche isolante formée sur le substrat isolant et sur la couche de gradin, et disposée de façon à être élevée sur la couche de gradin ; une première couche semi-conductrice disposée dans une partie adjacente de la couche isolante élevée ; et une seconde couche semi-conductrice faite du même matériau que la première couche semi-conductrice et formée en forme d'îlot sur la couche isolante élevée.
(JA) 半導体装置は、絶縁性基板と、絶縁性基板上に設けられた傾斜角が60°以上の端部を備えた段差層と、絶縁性基板及び段差層上に形成されると共に、段差層上では盛り上がるように設けられた絶縁層と、盛り上がる絶縁層の隣接部に設けられた第1半導体層と、第1半導体層と同一の材料で構成され、盛り上がる絶縁層上においてアイランド状に形成された第2半導体層と、を備える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)