WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009123933) PEER-TO-PEER SPECIAL PURPOSE PROCESSOR ARCHITECTURE AND METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/123933    International Application No.:    PCT/US2009/038637
Publication Date: 08.10.2009 International Filing Date: 27.03.2009
IPC:
G06F 13/42 (2006.01), G06F 15/163 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place Sunnyvale, CA 94088 (US) (For All Designated States Except US).
MOREIN, Stephen [US/US]; (US) (For US Only).
GROSSMAN, Mark, S. [US/US]; (US) (For US Only).
KRUGER, Warren, Fritz [US/US]; (US) (For US Only).
ETSCHEID, Brian [US/US]; (US) (For US Only)
Inventors: MOREIN, Stephen; (US).
GROSSMAN, Mark, S.; (US).
KRUGER, Warren, Fritz; (US).
ETSCHEID, Brian; (US)
Agent: COURTNEY, Barbara, B.; (US).
STANIFORD, Geoffrey, T.; (US).
GREGORY, Richard, L.; (US)
Priority Data:
61/041,210 31.03.2008 US
Title (EN) PEER-TO-PEER SPECIAL PURPOSE PROCESSOR ARCHITECTURE AND METHOD
(FR) ARCHITECTURE DE PROCESSEURS POSTE À POSTE À USAGE SPÉCIAL, ET PROCÉDÉ
Abstract: front page image
(EN)A peer-to-peer special purpose processor architecture and method is described, Embodiments include a plurality of special purpose processors coupled to a central processing unit via a host bridge bus, a direct bus directly coupling each of the plurality of special purpose processors to at least one other of the plurality of special purpose processors and a memory controller coupled to the plurality of special purpose processors, wherein the at least one memory controller determines whether to transmit data via the host bus or the direct bus, and whether to receive data via the host bus or the direct bus.
(FR)La présente invention concerne une architecture de processeurs poste à poste à usage spécial, et un procédé. Des modes de réalisation comprennent une pluralité de processeurs à usage spécial couplés à une unité centrale de traitement via un bus pont hôte, un bus direct couplant directement chaque processeur de la pluralité de processeurs à usage spécial à au moins un autre processeur de la pluralité de processeurs à usage spécial, et un contrôleur de mémoire couplé à la pluralité de processeurs à usage spécial. Le ou les contrôleurs de mémoire déterminent si la transmission de données se fait via le bus hôte ou le bus direct, et si la réception de données se fait via le bus hôte ou le bus direct.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)