WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009120857) SEMICONDUCTOR CHIP PACKAGE ASSEMBLY METHOD AND APPARATUS FOR COUNTERING LEADFINGER DEFORMATION
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2009/120857 International Application No.: PCT/US2009/038385
Publication Date: 01.10.2009 International Filing Date: 26.03.2009
IPC:
H01L 23/48 (2006.01) ,H01L 23/495 (2006.01)
Applicants: FENG, Chien-Te; TW (UsOnly)
JIN, Kevin; TW (UsOnly)
TEXAS INSTRUMENTS INCORPORATED[US/US]; P.o. Box 655474, Mail Station 3999 Dallas, TX 75265-5474, US (AllExceptUS)
Inventors: FENG, Chien-Te; TW
JIN, Kevin; TW
Agent: FRANZ, Warren, L.; US
TUNG, Yingsheng; US
Common
Representative:
JIN, Kevin[--/CN]; TW
Priority Data:
12/055,73526.03.2008US
Title (EN) SEMICONDUCTOR CHIP PACKAGE ASSEMBLY METHOD AND APPARATUS FOR COUNTERING LEADFINGER DEFORMATION
(FR) PROCÉDÉ ET APPAREIL D’ENSEMBLE DE BOÎTIER DE PUCE SEMI-CONDUCTRICE POUR CONTRER UNE DÉFORMATION DE DOIGT CONDUCTEUR
Abstract: front page image
(EN) The invention provides semiconductor chip packages, tools, and methods for preventing and for correcting leadfinger deformation caused during wirebonding in semiconductor chip package manufacturing. Disclosed are improved heat blocks (10) and methods for their use in ensuring adequate clearance (C) between leadfingers (36) and adjacent heat spreaders (40), as well as semiconductor chip package assemblies wherein a selected clearance between leadfingers and parallel surfaces (e.g., 41) may be assured. Methods of the invention include steps for supporting the proximal ends (42) of the leadfingers using the wirebonding cavity (14) of a heat block. Thus supported, a plurality of bondwires (44) are attached to couple bond pads (46) of the semiconductor chip (38) to the proximal ends (42) of leadfingers. Thereafter, the clearance (C) between the wirebonded proximal ends of the leadfingers and the adjacent parallel surface of the heat spreader is adjusted using a spacing cavity of the heat block. In preferred embodiments of the invention, a plurality of bondwires (44) couple a plurality of bond pads of the semiconductor chip to the proximal end of a single leadfinger, with assured clearance between the proximal end of the leadfinger and an underlying surface.
(FR) La présente invention concerne des boîtiers de puce semi-conductrice, des outils et des procédés pour empêcher et pour corriger une déformation de doigt conducteur induite au cours d’un micro-câblage dans la fabrication de boîtier de puce semi-conductrice. Il est divulgué des blocs de chaleur améliorés et des procédés pour les utilisés pour assurer un débattement adéquat (C) entre des doigts conducteurs (36) et des dissipateurs de chaleur adjacents (40), ainsi que des ensembles de boîtiers de puce semi-conductrice où un débattement sélectionné entre des doigts conducteurs et des surfaces parallèle (par exemple, 41) peut être assuré. Des procédés de l’invention comprennent des étapes pour supporter les extrémités proximales (42) des doigts conducteurs en utilisant la cavité de micro-câblage (14) d’un bloc de chaleur. Ainsi supportée, une pluralité de fils de connexion (44) est attachée pour coupler des plots de connexion (46) de la puce semi-conductrice (38) aux extrémités proximales (42) des doigts conducteurs. Ensuite, le débattement (C) entre les extrémités proximales micro-câblées des doigts conducteurs et la surface parallèle adjacente du dissipateur de chaleur est ajusté en utilisant une cavité d’espacement du bloc de chaleur. Dans un mode de réalisation privilégié de l’invention, une pluralité de fils de connexion (44) se couple à une pluralité de plots de connexion de la puce semi-conductrice à l’extrémité proximale d’un doigt conducteur unique, avec un débattement assuré entre l’extrémité proximale du doigt conducteur et une surface sous-jacente.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)