WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009119802) INTRAMEMORY DATA STRUCTURE OF FINITE AUTOMATON, MEMORY STORING DATA WITH THE STRUCTURE, AND FINITE AUTOMATON EXECUTING APPARATUS USING THE MEMORY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/119802    International Application No.:    PCT/JP2009/056280
Publication Date: 01.10.2009 International Filing Date: 27.03.2009
IPC:
G06F 7/00 (2006.01)
Applicants: Inter-University Research Institute Corporation Research Organization of Information and Systems [JP/JP]; 10-3, Midori-cho, Tachikawa-City, Tokyo 1910014 (JP) (For All Designated States Except US).
Nodc Incorporated [JP/JP]; Nishishinjuku AI building 601, 20-11, Nishishinjuku 7-chome, Shinjuku-ku Tokyo, 1600023 (JP) (For All Designated States Except US).
YONEDA, Tomohiro [JP/JP]; (JP) (For US Only).
SATO, Tetsuro [JP/JP]; (JP) (For US Only).
KAWAGUCHI, Huminori [JP/JP]; (JP) (For US Only)
Inventors: YONEDA, Tomohiro; (JP).
SATO, Tetsuro; (JP).
KAWAGUCHI, Huminori; (JP)
Agent: MATSUMOTO, Shinkichi; MATSUMOTO & ASSOCIATES 5th Floor, Kishi-building 25-5 Yokoyama-cho Hachioji-shi Tokyo 1920081 (JP)
Priority Data:
2008-082361 27.03.2008 JP
2008-082362 27.03.2008 JP
2008-082363 27.03.2008 JP
2008-082364 27.03.2008 JP
2008-082365 27.03.2008 JP
Title (EN) INTRAMEMORY DATA STRUCTURE OF FINITE AUTOMATON, MEMORY STORING DATA WITH THE STRUCTURE, AND FINITE AUTOMATON EXECUTING APPARATUS USING THE MEMORY
(FR) STRUCTURE DE DONNÉES INTRAMÉMOIRE D’AUTOMATE FINI, MÉMOIRE STOCKANT DES DONNÉES AVEC LA STRUCTURE, ET AUTOMATE FINI EXÉCUTANT UN APPAREIL UTILISANT LA MÉMOIRE
(JA) 有限オートマトンのメモリ内データ構造、この構造のデータが格納されたメモリ、このメモリを用いた有限オートマトン実行装置
Abstract: front page image
(EN)The number of bits of relative address function determining information is reduced to increase the storage efficiency and ensure fast processing. An 8-bit MASK which is information for determining a function of acquiring a base address (A1) indicative of a current state and a relative address (B*2S+OFS) from the base address (A1) for transition to a next state, 8-bit CMN/DC and 16-bit BITMAP are stored as current/next state information inn one word at an address (06). When CL>4 where CL is the number of bits of a common portion of a GOTO transition character set, S=4-CL, B is the number (n) of set bits lower than the position corresponding to set bits when upper four bits of a non-common portion of the GOTO transition character on the BITMAP are decoded, OFS is the non-common portion of the GOTO transition character from which upper four bits are excluded. When CL≤4, S=0, B is the number (n), and OFS=0.
(FR)Le nombre de bits d’informations de détermination de fonction d’adresse relative est réduit pour augmenter le rendement de stockage et assurer un traitement rapide. Un MASK de 8 bits qui constitue des informations pour déterminer une fonction d’acquisition d’une adresse de base (A1) indicative d’un état actuel et d’une adresse relative (B*2S+OFS) à partir de l’adresse de base (A1) pour réaliser une transition vers un état suivant, un CMN/DC de 8 bits et un BITMAP de 16 bits sont stockés en tant qu’informations d’état actuel/suivant en un mot au niveau d’une adresse (06). Lorsque CL > 4, CL étant le nombre de bits d’une partie commune d’un jeu de caractères de transition GOTO, S = 4-CL, B étant le nombre (n) de bits définis inférieurs à la position correspondant aux bits définis lorsque quatre bits supérieurs d’une partie non commune du caractère de transition GOTO sur le BITMAP sont décodés, OFS étant la partie non commune du caractère de transition GOTO à partir duquel quatre bits supérieurs sont exclus. Lorsque CL ≤4, S=0, B est le nombre (n), et OFS=0.
(JA)【課題】相対アドレス関数決定情報のビット数を低減して記憶効率を高めるとともに、高速処理を可能にする。 【解決手段】アドレス06の1ワードに、現・次状態情報として、現状態を示すベースアドレスA1と、次状態への遷移のための、ベースアドレスA1からの相対アドレスB*2S+OFSを求める関数を決定する情報である8ビットのMASK、8ビットのCMN/DC及び16ビットのBITMAPを格納する。GOTO遷移文字セットの共通部ビット数をCLとすると、CL>4のとき、S=4-CL、Bは、BITMAP上の、GOTO遷移文字の非共通部上位4ビットをデコードしたときのセットビットに対応する位置より下位側のセットビットの個数n、OFSはこのGOTO遷移文字の非共通部から上位4ビットを除いた部分であり、CL≦4のときは、S=0、Bは該個数n、OFS=0である。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)