WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
PATENTSCOPE will be unavailable a few hours for maintenance reason on Saturday 18.08.2018 at 9:00 AM CEST
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009119527) SEMICONDUCTOR MEMORY AND METHOD FOR MANUFACTURING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2009/119527 International Application No.: PCT/JP2009/055713
Publication Date: 01.10.2009 International Filing Date: 23.03.2009
IPC:
H01L 21/8247 (2006.01) ,H01L 27/10 (2006.01) ,H01L 27/115 (2006.01) ,H01L 29/788 (2006.01) ,H01L 29/792 (2006.01)
Applicants: KIYOTOSHI, Masahiro[JP/JP]; JP (UsOnly)
KABUSHIKI KAISHA TOSHIBA[JP/JP]; 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001, JP (AllExceptUS)
Inventors: KIYOTOSHI, Masahiro; JP
Agent: HYUGAJI, Masahiko; Kannai ST Bldg. 4-1, Onoe-cho 1-chome Naka-ku, Yokohama-shi, Kanagawa 2310015, JP
Priority Data:
2008-08054326.03.2008JP
Title (EN) SEMICONDUCTOR MEMORY AND METHOD FOR MANUFACTURING THE SAME
(FR) MÉMOIRE À SEMI-CONDUCTEUR ET PROCÉDÉ POUR SA FABRICATION
(JA) 半導体メモリ及びその製造方法
Abstract: front page image
(EN) Provided are a semiconductor memory wherein bit density is improved by three-dimensionally arranging cells, and a method for manufacturing such semiconductor memory. In a semiconductor memory (1), a plurality of gate electrode films (21) are arranged on a silicon substrate (11). Gate electrode films (21) are arranged along one direction (X direction) parallel to the upper surface of the silicon substrate (11). Each gate electrode film (21) has a shape of a grid-like board, and a plurality of through holes (22) are formed in matrix when viewed from the X direction. Furthermore, a plurality of silicon beams (23) are arranged such that the beams penetrate the through holes (22) on the gate electrode films (21) and extend in the X direction. Furthermore, an ONO film (24), including a charge accumulating layer, is arranged between the gate electrode film (21) and the silicon beam (23).
(FR) L'invention concerne une mémoire à semi-conducteur dont la densité de bits est améliorée en agençant les cellules en trois dimensions et un procédé de fabrication de cette mémoire à semi-conducteur. Dans une mémoire (1) à semi-conducteur, plusieurs films d'électrode de grille (21) sont agencés sur un substrat en silicium (11). Les films d'électrode de grille (21) sont agencés dans une direction (direction X) parallèle à une surface supérieure du substrat en silicium (11). Chaque film d'électrode de grille (21) a la forme d'un panneau en grille et plusieurs perforations (22) sont formées en matrice lorsqu'on les regarde dans la direction X. En outre, plusieurs traverses de silicium (23) sont agencées de telle sorte que les traverses pénètrent dans les perforations (22) ménagées sur les films d'électrode de grille (21) et s'étendent dans la direction X. En outre, un film d'ONO (24) qui contient une couche d'accumulation de charge est disposé entre le film d'électrode de grille (21) et la traverse en silicium (23).
(JA)  セルを3次元配置することでビット密度を向上させることができる半導体メモリ及びその製造方法を提供する。  半導体メモリ1において、シリコン基板11上に複数枚のゲート電極膜21を設ける。ゲート電極膜21は、シリコン基板11の上面に対して平行な一方向(X方向)に沿って配列する。各ゲート電極膜21の形状は格子状の板状であり、X方向から見て複数の貫通孔22がマトリクス状に形成されている。また、複数枚のゲート電極膜21の貫通孔22を貫通してX方向に延びるように、複数本のシリコンビーム23を設ける。更に、ゲート電極膜21とシリコンビーム23との間に、電荷蓄積層を含むONO膜24を設ける。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)