WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009118266) A BANDGAP VOLTAGE REFERENCE CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/118266    International Application No.:    PCT/EP2009/053219
Publication Date: 01.10.2009 International Filing Date: 18.03.2009
IPC:
G05F 3/30 (2006.01)
Applicants: Analog Devices, Inc. [US/US]; One Technology Way P. O. Box 9106 Norwood, Massachusetts 02062-9106 (US) (For All Designated States Except US).
MARINCA, Stefan [RO/IE]; (IE) (For US Only)
Inventors: MARINCA, Stefan; (IE)
Agent: HANNA MOORE & CURLEY; 13 Lower Lad Lane Dublin , D2 (IE).
KEANE, Paul; (IE)
Priority Data:
12/054,875 25.03.2008 US
Title (EN) A BANDGAP VOLTAGE REFERENCE CIRCUIT
(FR) CIRCUIT DE TENSION DE RÉFÉRENCE DE BANDE INTERDITE
Abstract: front page image
(EN)A bandgap voltage reference circuit which provides a bandgap reference voltage without requiring a resistor. The circuit comprises an amplifier having an inverting input, a non-inverting input and an output. First and second bipolar transistors are provided which operate at different current densities each coupled to a corresponding one of the inverting and non-inverting inputs of the amplifier. A load MOS transistor of a first aspect ratio is driven by the amplifier to operate in the triode region with a corresponding drain-source resistance ron. The load MOS device is operably coupled to the second bipolar transistor such that a base-emitter difference (ΔVbe) resulting from the collector current density difference between the first and second bipolar transistors is developed across the drain-source resistance ron of the load MOS device. A cascoded MOS device of a second aspect ratio is operably coupled to the load MOS device and is driven by the amplifier to operate in the triode region. The first and second aspect ratios are such that that the drain-source voltage of the second MOS transistor (VdS2) is a scaled representation of the base-emitter voltage difference (ΔVbe).
(FR)L’invention concerne un circuit de tension de référence de bande interdite qui fournit une tension de référence de bande interdite sans nécessité de recourir à une résistance. Le circuit comprend un amplificateur présentant une entrée inverseuse, une entrée non inverseuse et une sortie. Un premier et un second transistor bipolaires sont mis en œuvre, qui fonctionnent à des densités de courant différentes, chaque transistor étant raccordé à l'entrée inverseuse ou à l'entrée non inverseuse correspondante de l'amplificateur. Un transistor MOS de charge d'un premier rapport d'aspect est commandé par l'amplificateur pour fonctionner dans la région triode avec une résistance ron correspondante entre drain et source. Le dispositif MOS de charge est raccordé de manière fonctionnelle au second transistor bipolaire si bien qu'une différence base-émetteur (ΔVbe) résultant de la différence de densité du courant collecteur entre le premier et le second transistor bipolaires se développe aux bornes de la résistance ron entre drain et source du dispositif MOS de charge. Un dispositif MOS cascode d'un second rapport d'aspect est raccordé de manière fonctionnelle au dispositif MOS de charge et commandé par l'amplificateur pour fonctionner dans la région triode. Le premier et le second rapport d'aspect sont tels que la tension entre drain et source du second transistor MOS (VdS2) est une représentation graduée de la différence base-émetteur (ΔVbe).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)