WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009067214) MOS TRANSISTORS HAVING NIPTSI CONTACT LAYERS AND METHODS FOR FABRICATING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/067214    International Application No.:    PCT/US2008/012922
Publication Date: 28.05.2009 International Filing Date: 19.11.2008
Chapter 2 Demand Filed:    18.09.2009    
IPC:
H01L 21/285 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place Mail Stop 68 P.O. Box 3453 Sunnyvale, CA 94088-3453 (US) (For All Designated States Except US).
ARUNACHALAM, Valli [IN/US]; (US) (For US Only).
BESSER, Paul, R. [US/US]; (US) (For US Only)
Inventors: ARUNACHALAM, Valli; (US).
BESSER, Paul, R.; (US)
Agent: DRAKE, Paul, S.; Advanced Micro Devices, Inc. 7171 Southwest Parkway Mail Stop B100.3.341 Austin, TX 78735 (US).
BROOKES BATCHELLOR LLP; 102-108 Clerkenwell Road London EC1M 5SA (GB)
Priority Data:
11/942,094 19.11.2007 US
Title (EN) MOS TRANSISTORS HAVING NIPTSI CONTACT LAYERS AND METHODS FOR FABRICATING THE SAME
(FR) TRANSISTORS MOS DOTÉS DE COUCHES DE CONTACT NIPTSI ET LEURS PROCÉDÉS DE FABRICATION
Abstract: front page image
(EN)MOS transistors (100) and methods for fabricating MOS transistors are provided. One exemplary method comprises providing a silicon substrate (104) having an impurity-doped surface. A first layer (136) is sputter-deposited overlying the impurity-doped surface using a first sputtering target (132) comprising nickel and a first concentration of platinum. Nickel and a second concentration of platinum are sputter-deposited onto the first layer using a second sputtering target (142). The second concentration of platinum is less than the first.
(FR)La présente invention a trait à des transistors MOS (100) et à des procédés de fabrication de transistors MOS. Un procédé donné à titre d'exemple comprend l'étape consistant à fournir un substrat de silicium (104) pourvu d'une surface dopée aux impuretés. Une première couche (136) est déposée par pulvérisation cathodique de manière à recouvrir la surface dopée aux impuretés à l'aide d'une première cible de pulvérisation cathodique (132) comprenant du nickel et une première concentration de platine. Du nickel et une seconde concentration de platine sont déposés par pulvérisation cathodique sur la première couche à l'aide d'une seconde cible de pulvérisation cathodique (142). La seconde concentration de platine est inférieure à la première.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)