WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009066825) METHOD FOR PREVENTING KIRKENDALL VOID FORMATION FOR PACKAGES FABRICATED BY JOINING AN ELECTRONIC COMPONENT FINISHED WITH ELECTROPLATED CU TO SOLDER AND ELECTRONIC PACKAGES FABRICATED BY USING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/066825    International Application No.:    PCT/KR2007/006241
Publication Date: 28.05.2009 International Filing Date: 04.12.2007
IPC:
H01L 21/60 (2006.01)
Applicants: KOREA ADVANCED INSTITUTE OF SCIENCE AND TECHNOLOGY [KR/KR]; Kaist, 373-1, Guseung-dong, Yuseong-ku, Daejeon 305-701 (KR) (For All Designated States Except US).
YU, Jin [KR/KR]; (KR) (For US Only).
KIM, Jong-Yeon [KR/KR]; (KR) (For US Only)
Inventors: YU, Jin; (KR).
KIM, Jong-Yeon; (KR)
Agent: HWANG, E-Nam; Asiana International Patent & Law Office, 6F., KOITA Bldg., 20-17 Yangjae-dong, Seocho-ku, Seoul 137-888 (KR)
Priority Data:
10-2007-0120103 23.11.2007 KR
Title (EN) METHOD FOR PREVENTING KIRKENDALL VOID FORMATION FOR PACKAGES FABRICATED BY JOINING AN ELECTRONIC COMPONENT FINISHED WITH ELECTROPLATED CU TO SOLDER AND ELECTRONIC PACKAGES FABRICATED BY USING THE SAME
(FR) PROCÉDÉ DE PRÉVENTION DE FORMATION DE LACUNES DE KIRKENDALL POUR BOÎTIERS FABRIQUÉS PAR JONCTION D'UN COMPOSANT ÉLECTRONIQUE FINI PAR DÉPÔT ÉLECTROLYTIQUE DE CUIVRE À DE LA SOUDURE, ET BOÎTIERS ÉLECTRONIQUES FABRIQUÉS PAR UTILISATION DE CE PROCÉDÉ
Abstract: front page image
(EN)Disclosed is a method for inhibiting Kirkendall voids from being generated inside Cu3 Sn in-termetallic compound or at interface between Cu and Cu3 Sn by adding sulfide forming elements to solder containing Pb ingredient used for bonding electronic components to the solder as well as Pb free solder, so as to improve reliability of electronic packages fabricated by the same. The present inventive method can efficiently inhibit formation of Kirkendall voids, which are frequently generated at solder joints of the electronic packages, thereby improving electrical, mechanical and/or thermal reliability of the packages.
(FR)L'invention concerne un procédé pour empêcher la génération de lacunes de Kirkendall à l'intérieur d'un composé intermétallique Cu3 Sn ou à l'interface entre Cu et Cu3 Sn par addition d'éléments de formation de sulfures à de la soudure contenant un ingrédient Pb utilisée pour souder des composants électroniques à la soudure ainsi qu'à de la soudure sans plomb, de façon à améliorer la fiabilité de boîtiers électroniques fabriqués par ledit procédé. Le procédé de la présente invention peut efficacement empêcher la formation de lacunes de Kirkendall, qui sont fréquemment générées au niveau de joints de soudure des boîtiers électroniques, améliorant ainsi la fiabilité électrique, mécanique et/ou thermique des boîtiers.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: Korean (KO)