WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009066765) SIGNAL DELAYING APPARATUS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/066765    International Application No.:    PCT/JP2008/071231
Publication Date: 28.05.2009 International Filing Date: 21.11.2008
IPC:
H03K 5/135 (2006.01), G06F 1/06 (2006.01), H03K 3/03 (2006.01), H03K 5/05 (2006.01)
Applicants: NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (For All Designated States Except US).
NOSE, Koichi [JP/JP]; (JP) (For US Only).
MIZUNO, Masayuki [JP/JP]; (JP) (For US Only)
Inventors: NOSE, Koichi; (JP).
MIZUNO, Masayuki; (JP)
Agent: KATO, Asamichi; c/o A. Kato & Associates 20-12 Shin-Yokohama 3-chome Kohoku-ku, Yokohama-shi Kanagawa 2220033 (JP)
Priority Data:
2007-301128 21.11.2007 JP
Title (EN) SIGNAL DELAYING APPARATUS
(FR) APPAREIL DE RETARD DE SIGNAL
(JA) 信号遅延装置
Abstract: front page image
(EN)To generate a pulse signal having a desired pulse width. There are included a ring oscillator circuit including a plurality of series-connected delay circuits; rising and falling signal generating parts each of which is connected to a respective one of the outputs of the plurality of delay circuits; and a clock edge combining circuit for generating an output signal that rises at a timing when an output pulse of the rising signal generating part rises or falls and that falls at a timing when an output pulse of the falling signal generating part rises or falls.
(FR)L'invention concerne la génération d'un signal impulsionnel ayant une largeur d'impulsion voulue. L'objet de l'invention comprend un circuit oscillateur en boucle incluant une pluralité de circuits de retard branchés en série, des éléments générateurs de signal montant et descendant qui sont chacun connectés à une sortie correspondante parmi les sorties de la pluralité de circuits de retard et un circuit combineur de front d'horloge pour générer un signal de sortie qui croît pendant une durée donnée lorsqu'une impulsion de sortie de l'élément générateur de signal montant monte ou descend et qui décroît pendant une durée donnée lorsqu'une impulsion de sortie de l'élément générateur de signal descendant monte ou descend.
(JA) 所望のパルス幅を有するパルス信号を生成する。直列接続される複数の遅延回路を含むリングオシレータ回路と、複数の遅延回路の出力のいずれかにそれぞれ接続された、立ち上がり信号生成部および立ち下がり信号生成部と、立ち上がり信号生成部の出力パルスの立ち上がりあるいは立ち下がりのタイミングで立ち上がりとし、立ち下がり信号生成部の出力パルスの立ち上がりあるいは立ち下がりのタイミングで立ち下がりとする出力信号を生成するクロックエッジ合成回路と、を備える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)