WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009064619) APPARATUS AND METHOD FOR SEGMENTATION OF A MEMORY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/064619    International Application No.:    PCT/US2008/081737
Publication Date: 22.05.2009 International Filing Date: 30.10.2008
Chapter 2 Demand Filed:    16.09.2009    
IPC:
G11C 7/12 (2006.01), G11C 7/18 (2006.01), G11C 16/24 (2006.01)
Applicants: RAMBUS INC. [US/US]; 4440 El Camino Real Los Altos, CA 94022 (US) (For All Designated States Except US).
WOO, Steven C. [US/US]; (US) (For US Only).
HAUKNESS, Brent S. [US/US]; (US) (For US Only).
CHING, Michael T. [US/US]; (US) (For US Only)
Inventors: WOO, Steven C.; (US).
HAUKNESS, Brent S.; (US).
CHING, Michael T.; (US)
Agent: YAO, Shun; Park, Vaughan & Fleming LLP 2820 Fifth Street Davis, California 95618-7759 (US)
Priority Data:
61/003,331 16.11.2007 US
Title (EN) APPARATUS AND METHOD FOR SEGMENTATION OF A MEMORY DEVICE
(FR) APPAREIL ET PROCÉDÉ POUR LA SEGMENTATION D'UN DISPOSITIF-MÉMOIRE
Abstract: front page image
(EN)Embodiments in the present disclosure pertain to an apparatus and method for segmentation of a memory device. A bit line (100) is comprised of at least two bit line segments (102, 103) separated by a segment switch (101). When accessing memory cells (105) coupled to the bit line segment closest to the sense amplifier (104), the switch is non-conducting. Controlling the switch to be non-conducting electrically isolates the other bit line segment, thereby also electrically isolating the capacitance and resistance inherent to that bit line segment from the sense amplifier. By electrically isolating' the capacitance and resistance from the sense amplifier, self-refresh, refresh, and row activation can be performed with less power consumed and lower access latency.
(FR)Des modes de réalisation de la présente description concernent un appareil et un procédé pour la segmentation d'un dispositif-mémoire. Une ligne binaire (100) est composée d'au moins deux segments de ligne binaire (102, 103) séparés par un commutateur de segment (101). Lors d'un accès aux cellules-mémoires (105) couplées au segment de ligne binaire le plus près de l'amplificateur de détection (104), le commutateur n'est pas conducteur. Le fait de commander le commutateur pour qu'il soit électriquement non conducteur isole l'autre segment de ligne binaire, isolant électriquement de ce fait également de l'amplificateur de détection la capacité et la résistance inhérentes à ce segment de ligne binaire. Par l'isolation électrique de la capacité et de la résistance à partir de l'amplificateur de détection, un rafraîchissement automatique, un rafraîchissement et une activation de rangées peuvent être effectués avec une consommation d'énergie inférieure et une latence d'accès inférieure.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)