WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/063698    International Application No.:    PCT/JP2008/067620
Publication Date: 22.05.2009 International Filing Date: 29.09.2008
G09G 3/38 (2006.01), G02F 1/163 (2006.01), G02F 1/19 (2006.01), G09G 3/20 (2006.01)
Applicants: Konica Minolta Holdings, Inc. [JP/JP]; 1-6-1, Marunouchi, Chiyoda-Ku, Tokyo 1000005 (JP) (For All Designated States Except US).
MASAZUMI, Naoki [JP/JP]; (JP) (For US Only).
MIYAI, Mitsuyoshi [JP/JP]; (JP) (For US Only)
Inventors: MASAZUMI, Naoki; (JP).
MIYAI, Mitsuyoshi; (JP)
Agent: SANO, Shizuo; Tenmabashi-Yachiyo Bldg. Bekkan, 2-6, Tenmabashi-Kyomachi Chuo-Ku, Osaka-Shi Osaka 5400032 (JP)
Priority Data:
2007-292707 12.11.2007 JP
(JA) 画像表示装置および電気化学表示装置
Abstract: front page image
(EN)An image display device is provided with pixel electrodes at every pixel, a driving transistor arranged at each pixel and having the drain electrode connected with a first electrode and the source electrode connected with a second electrode through the pixel electrode, and a capacitance element arranged between the gate electrode and the source electrode of the driving transistor. The image display device carries out program processing for applying a first voltage between both terminals of the capacitance element to let the capacitance element store electric charges and writing processing for applying a second voltage between the first and second electrodes with the electric charges stored to let an electric current in accordance with the stored electric charge flow to the pixel electrodes, and controls the first and second electrodes to be equal in potential to each other for a period during which the program processing is carried out for any of the pixels. Thus, a voltage drop of a bus line or common line in the program processing is suppressed, and it becomes easy to keep the accuracy of a display good.
(FR)La présente invention concerne un dispositif d'affichage d'images qui comporte des électrodes de pixel à chaque pixel, un transistor d'attaque disposé en chaque pixel et dont l'électrode de drain est reliée à une première électrode et dont l'électrode de source est reliée à une seconde électrode au moyen de l'électrode de pixel, et un élément capacitif disposé entre l'électrode de grille et l'électrode de source du transistor d'attaque. Le dispositif d'affichage d'images exécute un traitement de programme permettant d'appliquer une première tension entre deux bornes de l'élément capacitif afin de laisser l'élément capacitif stocker des charges électriques et exécute un traitement d'écriture permettant d'appliquer une seconde tension entre les première et seconde électrodes avec les charges électriques stockées pour laisser un courant électrique conformément au flux de charge électrique stockée vers les électrodes de pixel. De plus, le dispositif commande les première et seconde électrodes pour qu'elles soient de potentiel égal entre elles pendant une période durant laquelle le traitement de programme est exécuté pour l'un quelconque des pixels. On évite ainsi toute chute de tension d'une ligne de bus ou d'une ligne commune dans le traitement de programme et il devient facile de conserver la bonne précision d'un affichage.
(JA) 本発明に係る画像表示装置は、画素ごとに画素電極を備えるとともに、画素の各々について、ドレインが第1電極に接続され、ソースが画素電極を介して第2電極に接続されている駆動トランジスタと、駆動トランジスタのゲート-ソース間に設けられた容量素子と、が設けられ、容量素子の両端子間に第1電圧を印加し、容量素子に電荷を蓄積させる、プログラム処理と、蓄積のなされた状態にて第1電極と第2電極との間に第2電圧を印加することで、蓄積された電荷量に応じた電流を画素電極に流す、書込み処理と、を行う画像表示装置であって、何れかの画素についてプログラム処理がなされている期間では、第1電極と第2電極を、互いに同一の電位に制御する。そのため、プログラム処理におけるバス配線やコモン配線での電圧降下が抑えられ、表示精度を良好に維持することが容易となる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)