WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009063588) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/063588    International Application No.:    PCT/JP2008/002758
Publication Date: 22.05.2009 International Filing Date: 01.10.2008
IPC:
H01L 29/78 (2006.01), H01L 21/336 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
SUZUKI, Ken; (For US Only).
SUZUKI, Jun; (For US Only)
Inventors: SUZUKI, Ken; .
SUZUKI, Jun;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg., 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2007-297639 16.11.2007 JP
Title (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE CELUI-CI
(JA) 半導体装置及びその製造方法
Abstract: front page image
(EN)A semiconductor device is provided with an element isolating region (11a) formed in a semiconductor substrate (10); an active region, which is composed of the semiconductor substrate (10) surrounded by the element isolating region (11a) and has a trench section; a first conductivity type MIS transistor which has a gate electrode (13) formed on the active region, a first side wall (19) formed between the gate electrode (13) and a trench section on a side surface of the gate electrode (13) in plane view, and a first conductivity type silicon mixed crystal layer (21)applied in the trench section; a substrate region which is arranged between the trench section and element isolating regions (11a, 11b) and is composed of the semiconductor substrate (10); and a first conductivity type impurity region (22) formed in the substrate region. The silicon mixed crystal layer (21) permits a stress to be generated to a channel region in the active region.
(FR)Un dispositif à semi-conducteur est doté d'une région d'isolation d'élément (11a) formée dans un substrat semi-conducteur (10) ; d'une région active, composée du substrat semi-conducteur (10) entourée par la région d'isolation d'élément (11a) et comportant une section de tranchée ; un transistor MIS d'un premier type de conductivité comportant une électrode de grille (13) formée sur la région active, une première paroi latérale (19) formée entre l'électrode de grille (13) et une section de tranchée sur une surface latérale de l'électrode de grille (13) en vue en plan, et une couche de mélange cristal-silicium (21) d'un premier type de conductivité appliquée dans la section de tranchée ; une région de substrat disposée entre la section de tranchée et les régions d'isolation d'élément (11a, 11b) et composée du substrat semi-conducteur (10) ; et une région d'impureté (22) d'un premier type de conductivité formée dans la région de substrat. La couche de mélange cristal-silicium (21) permet de générer une contrainte sur une région de canal dans la région active.
(JA) 半導体装置は、半導体基板10内に形成された素子分離領域11aと、素子分離領域11aに囲まれた半導体基板10からなり、トレンチ部を有する活性領域と、活性領域上に形成されたゲート電極13、ゲート電極13の側面上であって、平面的に見てゲート電極13とトレンチ部との間に形成された第1のサイドウォール19、及びトレンチ部内に充填された第1導電型のシリコン混晶層21を有する第1導電型のMISトランジスタと、トレンチ部と素子分離領域11a、11bとの間に設けられ、半導体基板10からなる基板領域と、基板領域に形成された第1導電型の不純物領域22とを備えている。シリコン混晶層21は、活性領域のチャネル領域に対して応力を生じさせる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)