WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009061944) A VARIABILITY-AWARE SCHEME FOR ASYNCHRONOUS CIRCUIT INITIALIZATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/061944    International Application No.:    PCT/US2008/082670
Publication Date: 14.05.2009 International Filing Date: 06.11.2008
IPC:
H03K 19/096 (2006.01), H03K 19/0175 (2006.01), H04J 3/06 (2006.01)
Applicants: ELASTIX CORPORATION [US/US]; 420 Blossom Rd., Suite 101, Los Gatos, California 95032 (US) (For All Designated States Except US).
CORTADELLA, Jordi [ES/ES]; (ES) (For US Only).
SINGHAL, Vigyan [US/US]; (US) (For US Only).
TUNCER, Emre [US/US]; (US) (For US Only)
Inventors: CORTADELLA, Jordi; (ES).
SINGHAL, Vigyan; (US).
TUNCER, Emre; (US)
Agent: STATTLER, John; Stattler - Suh PC, 60 S. Market Street, Suite 480, San Jose, California 95113 (US)
Priority Data:
60/985,878 06.11.2007 US
12/265,571 05.11.2008 US
Title (EN) A VARIABILITY-AWARE SCHEME FOR ASYNCHRONOUS CIRCUIT INITIALIZATION
(FR) SCHÉMA SENSIBLE À LA VARIABILITÉ POUR L'INITIALISATION DE CIRCUIT ASYNCHRONE
Abstract: front page image
(EN)A system for automatically transforming a given synchronous circuit description into an equivalent and provably correct desynchronized circuit description. Included in the automated transformation are techniques a variability-aware controller using a two-phase protocol, techniques for synthesizing a variability-aware controller using gated clocks and testability circuits, techniques for synthesizing a variability-aware controller optimized for performance, techniques for initializing the synthesized controller, techniques for dynamically minimizing power requirements, and techniques for interfacing the desynchronized circuit with external synchronous circuits. Also disclosed are techniques for implementing a system for automatically transforming a synchronous circuit description into an equivalent and provably correct desynchronized circuit description within the context of an electronic design automation design flow. Exemplary circuits used in the application of the aforementioned techniques are provided. Application of mathematical models and techniques used for proving equivalence between the input description and the resulting desynchronized circuit are presented and explained.
(FR)L'invention concerne un système de transformation automatique d'une description de circuit synchrone donnée en une description de circuit désynchronisé équivalente et attestée comme étant correcte. Sont incluses dans la transformation automatisée, des techniques pour une unité de commande sensible à la variabilité utilisant un protocole biphase, des techniques pour synthétiser une unité de commande sensible à la variabilité utilisant des horloges à porte et des circuits de testabilité, des techniques pour synthétiser une unité de commande sensible à la variabilité optimisée pour des performances, des techniques pour initialiser l'unité de commande synthétisée, des techniques pour minimiser dynamiquement les exigences de puissance, et des techniques pour interfacer le circuit désynchronisé avec des circuits synchrones externes. Sont également décrites des techniques pour mettre en œuvre un système de transformation automatique d'une description de circuit synchrone en une description de circuit désynchronisé équivalente et attestée comme étant correcte dans le contexte d'un flux de conceptions d'automatisation de conception électronique. Des exemples de circuits utilisés dans l'application des techniques précitées sont proposés. L'application de modèles mathématiques et des techniques utilisées pour prouver une équivalence entre la description d'entrée et le circuit désynchronisé résultant sont présentées et expliquées.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)