WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009061564) METHOD AND SYSTEM FOR ELIMINATING DC BIAS ON ELECTROLYTIC CAPACITORS AND SHUTDOWN DETECTING CIRCUIT FOR CURRENT FED BALLAST
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/061564    International Application No.:    PCT/US2008/078106
Publication Date: 14.05.2009 International Filing Date: 29.09.2008
IPC:
H05B 41/285 (2006.01), H05B 41/282 (2006.01), H02M 7/538 (2007.01)
Applicants: GENERAL ELECTRIC COMPANY [US/US]; 1 River Road, Schenectady, NY 12345 (US) (For All Designated States Except US).
CHEN, Timothy [US/US]; (US) (For US Only).
MIAO, Hailiang [CN/CN]; (CN) (For US Only).
KUMAR, Nitin [IN/US]; (US) (For US Only)
Inventors: CHEN, Timothy; (US).
MIAO, Hailiang; (CN).
KUMAR, Nitin; (US)
Agent: DIMAURO, Peter, T.; General Electric Company, Global Patent Operation, P.O. Box 861, 2 Corporate Drive, Suite 648, Shelton, CT 06484 (US)
Priority Data:
11/934,943 05.11.2007 US
Title (EN) METHOD AND SYSTEM FOR ELIMINATING DC BIAS ON ELECTROLYTIC CAPACITORS AND SHUTDOWN DETECTING CIRCUIT FOR CURRENT FED BALLAST
(FR) PROCÉDÉ ET SYSTÈME POUR ÉLIMINER UNE POLARISATION EN COURANT CONTINU SUR DES CONDENSATEURS ÉLECTROLYTIQUES ET CIRCUIT DE DÉTECTION D'ARRÊT POUR UN BALLAST ALIMENTÉ EN COURANT
Abstract: front page image
(EN)A system and method is provided that eliminates DC bias on at least one of a first electrolytic capacitor and a second electrolytic capacitor of a bipolar junction transistor (BJT) based inverter ballast having a shutdown control circuit in association with only one of at least two BJT switches. A duty cycle dependent capacitor is connected in a series with a bus of the ballast, and a resonant circuit, including primary winding of the output transformer and a resonant capacitor. A balancing/charging resistor is connected at one end between the first electrolytic capacitor and the second electrolytic capacitor, and at another end to the duty cycle dependent capacitor and the resonant circuit.
(FR)L'invention porte sur un système et sur un procédé qui éliminent une polarisation en courant continu sur au moins l'un d'un premier condensateur électrolytique et d'un second condensateur électrolytique d'un ballast inverseur à transistors bipolaire à jonctions (BJT) possédant un circuit de commande d'arrêt en association avec un seul parmi au moins deux commutateurs BJT. Un condensateur dépendant du rapport cyclique est connecté en série avec un bus du ballast, et un circuit résonant incluant un enroulement primaire du transformateur de sortie et un condensateur résonant. Une résistance d'équilibrage/de chargement est connectée à une extrémité entre le premier condensateur électrolytique et le second condensateur électrolytique, et à une autre extrémité au condensateur dépendant du rapport cyclique et au circuit résonant.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)