WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009061091) SEMICONDUCTOR CHIP HAVING POWER SUPPLY LINE WITH MINIMIZED VOLTAGE DROP
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/061091    International Application No.:    PCT/KR2008/006321
Publication Date: 14.05.2009 International Filing Date: 27.10.2008
IPC:
H01L 23/60 (2006.01), G05F 1/00 (2006.01)
Applicants: SILICON WORKS CO., LTD [KR/KR]; 104-13, Munji-dong Yuseong-gu, Daejeon-si 305-380 (KR) (For All Designated States Except US).
JUNG, Yong Icc [KR/KR]; (KR) (For US Only).
HAN, Dae Keun [KR/KR]; (KR) (For US Only).
KIM, Dae Seong [KR/KR]; (KR) (For US Only).
NA, Joon Ho [KR/KR]; (KR) (For US Only)
Inventors: JUNG, Yong Icc; (KR).
HAN, Dae Keun; (KR).
KIM, Dae Seong; (KR).
NA, Joon Ho; (KR)
Agent: LEE, Cheol Hee; Guardian International Patent &, Law Office, 2F, Woo Kyeong Bldg., 156-13, Samseong-dong, Kangnam-ku, Seoul 135-090 (KR)
Priority Data:
10-2007-0112420 06.11.2007 KR
Title (EN) SEMICONDUCTOR CHIP HAVING POWER SUPPLY LINE WITH MINIMIZED VOLTAGE DROP
(FR) PUCE À SEMI-CONDUCTEUR DOTÉE D'UNE LIGNE D'ALIMENTATION ÉLECTRIQUE À CHUTE DE TENSION RÉDUITE
Abstract: front page image
(EN)Disclosed is a power supply line in which a voltage drop generated in a resistance component of a metal line which delivers a power voltage is minimized so that the level of the power supply voltage delivered to a semiconductor chip becomes constant in the entire area of the semiconductor chip. The semiconductor chip includes: at least two power supply pads to which a power voltage applied from an external unit of the semiconductor chip is supplied; power supply main metal lines connected to each of the power supply pads; power supply branch metal lines extended from each of the power supply main metal lines to deliver a power voltage to a circuit in the semiconductor chip; and at least an electrostatic discharge (ESD) improvement dummy pad, wherein the ESD improvement dummy pad is electrically connected to the corresponding power supply main metal line and the corresponding power supply branch metal line to minimize a voltage drop.
(FR)L'invention concerne une ligne d'alimentation électrique dans laquelle une chute de tension, produite dans un composant à résistance d'une ligne métallique qui distribue une tension électrique, est réduite, de sorte que le niveau de la tension électrique alimentant une puce à semi-conducteur est constant pour la totalité de la puce à semi-conducteur. La puce à semi-conducteur de l'invention comprend: au moins deux atténuateurs fixes d'alimentation auxquels est appliquée une tension provenant d'une unité extérieure à la puce à semi-conducteurs; des lignes métalliques principales d'alimentation reliées aux atténuateurs fixes d'alimentation électrique; des lignes métalliques de dérivation d'alimentation partant de chaque ligne métallique principale d'alimentation servant à alimenter électriquement un circuit dans la puce à semi-conducteur; et au moins un atténuateur fixe fictif d'amélioration de la charge électrostatique, qui est raccordé électriquement à la ligne métallique principale d'alimentation électrique et à la ligne métallique de dérivation d'alimentation électrique correspondante, ce qui permet de diminuer les chutes de tension.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)