WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009060934) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/060934    International Application No.:    PCT/JP2008/070283
Publication Date: 14.05.2009 International Filing Date: 07.11.2008
IPC:
H01L 21/8244 (2006.01), H01L 21/3205 (2006.01), H01L 21/336 (2006.01), H01L 21/8234 (2006.01), H01L 23/52 (2006.01), H01L 27/04 (2006.01), H01L 27/088 (2006.01), H01L 27/11 (2006.01), H01L 29/41 (2006.01), H01L 29/417 (2006.01), H01L 29/423 (2006.01), H01L 29/49 (2006.01), H01L 29/78 (2006.01), H01L 29/786 (2006.01)
Applicants: NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (For All Designated States Except US).
TAKEUCHI, Kiyoshi [JP/JP]; (JP) (For US Only)
Inventors: TAKEUCHI, Kiyoshi; (JP)
Agent: MIYAZAKI, Teruo; 8th Floor, 16th Kowa Bldg., 9-20, Akasaka 1-chome, Minato-ku, Tokyo 1070052 (JP)
Priority Data:
2007-289933 07.11.2007 JP
Title (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
Abstract: front page image
(EN)Disclosed is a semiconductor device having a plurality of cells which include a plurality of transistors. Each transistor is provided with a channel section , which is arranged on a substrate and permits a current to flow in a direction vertical to a surface of the substrate; a lower source/drain section, which is on a lower end side of the channel section and serves as a source or a drain; an upper source/drain section, which is on an upper end side of the channel section and serves as the remaining source or the drain; and a gate electrode arranged on the channel section, with a gate insulating film in between. The upper side source/drain section is connected to a wiring arranged above the transistor. The lower source/drain section is connected to the lower source/drain section of other transistor in the cell wherein the transistor is included.
(FR)L'invention concerne un dispositif à semi-conducteur ayant une pluralité de cellules qui incluent une pluralité de transistors. Chaque transistor comporte une section de canal, qui est agencée sur un substrat et permet à un courant de circuler dans une direction perpendiculaire à une surface du substrat ; une section de source/drain inférieure, qui est sur un côté d'extrémité inférieur de la section de canal et sert de source ou de drain ; une section de source/drain supérieure, qui est sur un côté d'extrémité supérieur de la section de canal et sert de restant parmi source et drain ; une électrode de grille agencée sur la section de canal, un film isolant de grille étant intercalé entre elles. La section de source/drain de côté supérieur est connectée à un câblage agencé au-dessus du transistor. La section de source/drain inférieure est connectée à la section de source/drain inférieure de l'autre transistor dans la cellule dans laquelle le transistor est inclus.
(JA) 複数のトランジスタを含むセルを複数備えた半導体装置であって、前記の各トランジスタは、基板上に設けられ当該基板の表面に対して垂直方向に電流が流れるチャネル部と、このチャネル部の下端側にあってソース及びドレインの一方となる下側ソース・ドレイン部と、前記チャネル部の上端側にあって前記ソース及びドレインの他方となる上側ソース・ドレイン部と、前記チャネル部上にゲート絶縁膜を介して設けられたゲート電極とを有し、前記上側ソース・ドレイン部は、当該トランジスタの上方に設けられた配線に接続され、前記下側ソース・ドレイン部は、当該トランジスタが含まれるセル内の他のトランジスタの下側ソース・ドレイン部に接続されている、半導体装置。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)