WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009060168) CURRENT LIMITING DIODE AND METHOD OF MANUFACTURING THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/060168    International Application No.:    PCT/GB2008/003381
Publication Date: 14.05.2009 International Filing Date: 08.10.2008
IPC:
H01L 29/861 (2006.01), H01L 21/04 (2006.01), H01L 29/417 (2006.01), H01L 23/367 (2006.01), H01L 21/768 (2006.01), H01L 29/24 (2006.01), H01L 29/45 (2006.01)
Applicants: ROLLS-ROYCE PLC [GB/GB]; 65 Buckingham Gate, London SW1E 6AT (GB) (For All Designated States Except US).
PALETHORPE, Benjamin [GB/GB]; (GB) (For US Only).
TRAINER, David, Reginald [GB/GB]; (GB) (For US Only).
WRIGHT, Nicholas, George [GB/GB]; (GB) (For US Only)
Inventors: PALETHORPE, Benjamin; (GB).
TRAINER, David, Reginald; (GB).
WRIGHT, Nicholas, George; (GB)
Agent: GUNN, Michael, Alan; Rolls-Royce PLC, PO Box 31, Derby DE24 BJ (GB)
Priority Data:
0721930.6 09.11.2007 GB
Title (EN) CURRENT LIMITING DIODE AND METHOD OF MANUFACTURING THEREOF
(FR) DIODE DE LIMITATION DE COURANT ET SON PROCÉDÉ DE FABRICATION
Abstract: front page image
(EN)A current limiting diode (40) comprises a base of low n-type doped material (18), a column of low n-type doped material (16) projecting from the base of low n-type doped material (18). A layer of high n-type doped material (20) is arranged on the column (16) and the layer of the high n-type doped material (20) forms the source. A first metal layer (26) is arranged on the layer of high n-type doped material (20). A first layer of p-type doped material (22) is arranged on a vertical surface of the column (16), a second layer of p-type doped material (24) is arranged on an adjacent surface of the base (18) and the first and second layers of p-type doped material (22, 24) form the gate. A second metal layer (28) is arranged on the second layer of p-type doped material (24). An overlay metal layer (32) is arranged to cover the first metal layer (26), the second metal layer (28), the first layer of p-type doped material (22), the remaining vertical surfaces of the column (16) and the base (18) to electrically connect the source and the gate.
(FR)La présente invention concerne une diode de limitation de courant (40) qui comprend une base de matériau faiblement dopé de type n (18) et une colonne de matériau faiblement dopé de type n (16) se projetant depuis la base du matériau faiblement dopé de type n (18). Une couche de matériau fortement dopé de type n (20) est placée sur la colonne (16) et forme la source. Une première couche métallique (26) est disposée sur la couche de matériau fortement dopé de type n (20). Une première couche de matériau dopé de type p (22) est placée sur une surface verticale de la colonne (16), une seconde couche de matériau dopé de type p (24) est disposée sur une surface adjacente de la base (18) et la première et la seconde couche du matériau dopé de type p (22, 24) forment la grille. Une seconde couche métallique (28) est placée sur la seconde couche de matériau dopé de type p (24). Une couche métallique de recouvrement (32) est placée de manière à couvrir la première couche métallique (26), la seconde couche métallique (28), la première couche de matériau dopé de type p (22), les surfaces verticales restantes de la colonne (16) et la base (18) pour raccorder électriquement la source et la grille.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)