WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009058803) LOW POWER LOW VOLTAGE DIFFERENTIAL SIGNALING (LVDS) OUTPUT DRIVERS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/058803    International Application No.:    PCT/US2008/081503
Publication Date: 07.05.2009 International Filing Date: 29.10.2008
IPC:
H03K 19/0185 (2006.01), H03K 19/0175 (2006.01)
Applicants: TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999, Dallas, TX 75265-5474 (US) (For All Designated States Except US).
FATTARUSO, John [US/US]; (US) (For US Only)
Inventors: FATTARUSO, John; (US)
Agent: FRANZ, Warren, :; Texas Instruments Incorporated, Deputy General Patent Counsel, P.O. Box 655474, Ms 3999, Dallas, TX 75265-5474 (US)
Priority Data:
60/983,863 30.10.2007 US
12/106,046 18.04.2008 US
Title (EN) LOW POWER LOW VOLTAGE DIFFERENTIAL SIGNALING (LVDS) OUTPUT DRIVERS
(FR) CIRCUITS DE SORTIE DE SIGNALISATION DIFFÉRENTIELLE À BASSE TENSION (LVDS) À FAIBLE PUISSANCE
Abstract: front page image
(EN)A method and apparatus for providing a low power low voltage differential signaling driver are disclosed. In an example, a low voltage differential signaling driver circuit (500) is described, comprising a first current source Q6 to provide current to a first differential pair (204) of PNP transistors Q3 and Q4, a pair of transresistance amplifiers (206) and (208) driven by a corresponding pair of transconductance stages (212) and (214), a second current source Q5 to provide current to a second differential pair (210) of PNP transistors Q7 and Q8, and an output port having a common mode output voltage and a differential output voltage based on a state of the first differential pair of PNP transistors Q3 and Q4 and the second differential pair of PNP transistors Q7 and Q8.
(FR)La présente invention concerne un procédé et un appareil permettant d'obtenir un circuit de sortie de signalisation différentielle à basse tension à faible puissance. Dans un exemple, il est décrit un circuit de sortie de signalisation différentielle à basse tension (500) comprenant une première source de courant Q6 pour alimenter en courant une première paire différentielle (204) de transistors PNP Q3 et Q4, une paire d'amplificateurs à transrésistance (206) et (208) pilotée par une paire correspondante d'étages de transconductance (212) et (214), une seconde source de courant Q5 pour alimenter en courant une seconde paire différentielle (210) de transistors PNP Q7 et Q8, et un port de sortie ayant une tension de sortie en mode commun et une tension de sortie différentielle basées sur un état de la première paire différentielle de transistors PNP Q3 et Q4 et de la seconde paire différentielle de transistors PNP Q7 et Q8.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)