WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2009057008) METHOD AND SYSTEM FOR CLOCK CONTROL FOR POWER-STATE TRANSISTIONS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2009/057008    International Application No.:    PCT/IB2008/054263
Publication Date: 07.05.2009 International Filing Date: 16.10.2008
IPC:
G06F 13/42 (2006.01), G06F 1/32 (2006.01), G06F 1/04 (2006.01)
Applicants: NXP B.V. [NL/NL]; NXP Semiconductors IP & L High Tech Campus 60 NL-5656 AG Eindhoven (NL) (For All Designated States Except US).
EHMANN, Greg [US/US]; (US) (For US Only)
Inventors: EHMANN, Greg; (US)
Agent: WHITE, Andrew, G.; c/o NXP Semiconductors, IP Department, Cross Oak Lane, Redhill Surrey RH1 5HA (GB)
Priority Data:
60/983,627 30.10.2007 US
Title (EN) METHOD AND SYSTEM FOR CLOCK CONTROL FOR POWER-STATE TRANSISTIONS
(FR) PROCÉDÉ ET SYSTÈME DE COMMANDE D'HORLOGE POUR LES TRANSITIONS D'ÉTAT D'ÉNERGIE
Abstract: front page image
(EN)Clock management is implemented using a variety of systems, devices and methods. According to one embodiment a clock transitioning circuit arrangement (104) is implemented for receiving data from a processor system (102) via a data bus (212, 214) and for modifying a state a clock-generation unit (106) having a local memory for controlling a plurality of clock outputs that provide clock signals for use by the processing system (102). The arrangement has a memory circuit (206) for storing the data from the processor system (102) and a control circuit (208) for accessing the data in the memory circuit (206) in response to a request to change a clock signal provided by an output of the plurality of clock outputs and for providing corresponding data to the local memory of the clock generation unit (106).
(FR)La présente invention concerne une gestion d'horloge mise en place à l'aide de divers systèmes, dispositifs et procédés. Selon un mode de réalisation, un agencement de circuit de transition d'horloge (104) est mis en oeuvre pour recevoir des données d'un système de processeur (102) via un bus de données (212, 214) et pour modifier l'état d'une unité de génération d'horloge (106) ayant une mémoire locale permettant de commander une pluralité de sorties d'horloge qui fournissent des signaux d'horloge qui seront utilisés par le système de traitement (102). L'agencement possède un circuit de mémoire (206) destiné à stocker les données provenant du système de processeur (102) et un circuit de commande (208) pour accéder aux données dans le circuit de mémoire (206) en réponse à une demande de changement du signal d'horloge fournie par une sortie de la pluralité des sorties d'horloge et pour fournir les données correspondantes à la mémoire locale de l'unité de génération d'horloge (106).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)