Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2009052525) MANAGING MEMORY SYSTEMS CONTAINING COMPONENTS WITH ASYMMETRIC CHARACTERISTICS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2009/052525 International Application No.: PCT/US2008/080557
Publication Date: 23.04.2009 International Filing Date: 20.10.2008
IPC:
G11C 11/00 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
11
Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
Applicants:
VIRIDENT SYSTEMS, INC. [US/US]; 500 Yosemite Drive Suite 108 Milpitas, California 95035, US (AllExceptUS)
OKIN, Kenneth A. [US/US]; US (UsOnly)
KARAMCHETI, Vijay [IN/US]; US (UsOnly)
Inventors:
OKIN, Kenneth A.; US
KARAMCHETI, Vijay; US
Agent:
ROZYLOWICZ, Thomas A. ; Fish & Richardson P.C. P.O. Box 1022 Minneapolis, Minnesota 55440-1022, US
Priority Data:
60/981,28419.10.2007US
Title (EN) MANAGING MEMORY SYSTEMS CONTAINING COMPONENTS WITH ASYMMETRIC CHARACTERISTICS
(FR) GESTION DE SYSTÈMES DE MÉMOIRE CONTENANT DES COMPOSANTS DOTÉS DE CARACTÉRISTIQUES ASYMÉTRIQUES
Abstract:
(EN) A memory controller (MC) is associated with a remapping table to enable access to content in a memory system that includes asymmetric memory. The MC receives a request for a memory read or an Input/Output (I/O) write from a central processing unit (CPU) for a physical address specified by the system's memory management unit (MMU). The CPU uses the MMU to manage memory operations for the CPU, by translating the virtual addresses associated with CPU instructions into physical addresses representing system memory or I/O locations. The MC for asymmetric memories is configured to process the MMU-specified physical addresses as an additional type of virtual addresses, creating a layer of abstraction between the physical address specified by the MMU and the physical memory address with which that address is associated by the MC.
(FR) La présente invention concerne un contrôleur de mémoire (MC) associé à une table de remappage permettant d'accéder au contenu dans un système de mémoire qui inclut une mémoire asymétrique. Le MC reçoit une demande de lecture de mémoire ou d'écriture E/S de la part d'une unité centrale (CPU) pour une adresse physique spécifiée par l'unité de gestion de mémoire (MMU) du système. La CPU utilise la MMU pour gérer ses opérations de mémoire, en traduisant les adresses virtuelles associées aux instructions de la CPU en adresses physiques représentant la mémoire système ou les emplacements E/S. Le MC pour mémoires asymétriques est configuré pour traiter les adresses physiques spécifiées par la MMU comme un autre type d'adresses virtuelles, créant ainsi une couche d'abstraction entre l'adresse physique spécifiée par la MMU et l'adresse de mémoire physique avec laquelle cette adresse est associée par le MC.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)