WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2008103752) HIGH-SPEED MEMORY PACKAGE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2008/103752    International Application No.:    PCT/US2008/054455
Publication Date: 28.08.2008 International Filing Date: 20.02.2008
Chapter 2 Demand Filed:    22.12.2008    
IPC:
H01L 23/60 (2006.01)
Applicants: RAMBUS INC. [US/US]; 4440 El Camino Real, Los Altos, CA 94022 (US) (For All Designated States Except US).
LI, Ming [US/US]; (US) (For US Only)
Inventors: LI, Ming; (US)
Agent: WILLIAMS, Gary, S.; Morgan Lewis & Bockius Llp, 2 Palo Alto Square, 300 El Camino Real, Suite 700, Palo Alto, CA 94306 (US)
Priority Data:
60/891,010 21.02.2007 US
Title (EN) HIGH-SPEED MEMORY PACKAGE
(FR) BOÎTIER DE MÉMOIRE GRANDE VITESSE
Abstract: front page image
(EN)The semiconductor package includes a dielectric layer, a trace layer, a conductive layer, a die and an underfill layer. The dielectric layer has first side and an opposing dielectric layer second side. Multiple vias extend through the dielectric layer from the dielectric layer first side to the dielectric layer second side. Multiple solder balls are disposed at the dielectric layer second side. Each of the solder balls is electrically coupled to a different one of the vias. The die is electrically coupled to the solder balls. The conductive layer is disposed between the dielectric layer second side and the die. The conductive layer defines a window there through for allowing the solder balls to electrically couple to the vias without contacting the conductive layer, i.e., no physical or electrical contact. The underfill layer is formed between the die and the conductive layer, while the trace layer is formed at the dielectric layer first side. Traces of the trace layer electrically couple the vias to other solder balls.
(FR)L'invention concerne un boîtier semi-conducteur qui comprend une couche diélectrique, une couche à l'état de trace, une couche conductrice, une filière et une couche de remplissage. La couche diélectrique a un premier côté et un second côté de couche diélectrique opposé. De multiples trous d'interconnexion s'étendent à travers la couche diélectrique à partir du premier côté de couche diélectrique vers le second côté de couche diélectrique. De multiples billes de soudure sont disposées au niveau du second côté de couche diélectrique. Chacune des billes de soudure est électriquement couplée à un trou d'interconnexion différent des trous d'interconnexion. La filière est électriquement couplée aux billes de soudure. La couche conductrice est disposée entre le second côté de couche diélectrique et la filière. La couche conductrice définit une fenêtre au travers pour permettre aux billes de soudure de se coupler électriquement aux trous d'interconnexion sans contact avec la couche conductrice, à savoir, sans contact physique ou électrique. La couche de remplissage est formée entre la filière et la couche conductrice, tandis que la couche à l'état de trace est formée au niveau du premier côté de couche diélectrique. Des traces de la couche à l'état de trace couplent électriquement les trous d'interconnexion à d'autres billes de soudure.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)