WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2008100687) MULTI-LAYER SOURCE/DRAIN STRESSOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2008/100687    International Application No.:    PCT/US2008/051841
Publication Date: 21.08.2008 International Filing Date: 24.01.2008
IPC:
H01L 21/336 (2006.01)
Applicants: FREESCALE SEMICONDUCTOR INC. [US/US]; 6501 William Cannon Drive West, Austin, Texas 78735 (US) (For All Designated States Except US).
ZHANG, Da [CN/US]; (US) (For US Only).
DHANDAPANI, Veeraraghavan [IN/US]; (US) (For US Only).
GOEDEKE, Darren V. [US/US]; (US) (For US Only).
HILDRETH, Jill C. [US/US]; (US) (For US Only)
Inventors: ZHANG, Da; (US).
DHANDAPANI, Veeraraghavan; (US).
GOEDEKE, Darren V.; (US).
HILDRETH, Jill C.; (US)
Agent: KING, Robert L.; 7700 W. Parmer Lane, MD: TX32/PL02, Austin, TX 78729 (US)
Priority Data:
11/676,114 16.02.2007 US
Title (EN) MULTI-LAYER SOURCE/DRAIN STRESSOR
(FR) ELÉMENT DE CONTRAINTE DE SOURCE/DRAIN À COUCHES MULTIPLES
Abstract: front page image
(EN)A method for forming a semiconductor device (10) includes forming a recess (26) in a source region and a recess (28) in a drain region of the semiconductor device. The method further includes forming a first semiconductor material layer (32) in the recess (26) in the source region and a second semiconductor material layer (34) in the recess (28) in the drain region, wherein each of the first semiconductor material layer (32) and the second semiconductor material layer (38) are formed using a stressor material having a first ratio of an atomic concentration of a first element and an atomic concentration of a second element, wherein the first element is silicon and a first level of concentration of a doping material. The method further includes forming additional semiconductor material layers (36, 38, 40, 42) overlying the first semiconductor material layer (32) and the second semiconductor material layer (34) that have a different ratio of the atomic concentration of the first element and the second element.
(FR)La présente invention concerne un procédé pour former un dispositif semi-conducteur (10) comprenant la formation d'un évidement (26) dans une région source et un évidement (28) dans une région drain du dispositif semi-conducteur. Le procédé comprend en outre la formation d'une première couche de matériau semi-conducteur (32) dans l'évidement (26) de la région source et d'une seconde couche de matériau semi-conducteur (34) dans l'évidement (28) de la région drain, chaque première couche de matériau semi-conducteur (32) et chaque seconde couche de matériau semi-conducteur (38) sont formées par l'utilisation d'un matériau de contrainte ayant un premier rapport d'une concentration atomique d'un premier élément et d'une concentration atomique d'un second élément, ledit premier élément est du silicium et un premier niveau de concentration d'un matériau dopant. Le procédé comprend en outre la formation de couches de matériaux semi-conducteurs additionnelles (36, 38, 40, 42) chevauchant la première couche de matériau semi-conducteur (32) et la seconde couche de matériau semi-conducteur (34) qui ont un rapport de concentration atomique différent du premier élément et du second élément.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)