WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2008100602) EMBEDDED ARCHITECTURE WITH SERIAL INTERFACE FOR TESTING FLASH MEMORIES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2008/100602    International Application No.:    PCT/US2008/002057
Publication Date: 21.08.2008 International Filing Date: 15.02.2008
IPC:
G11C 29/12 (2006.01), G11C 29/32 (2006.01), G11C 29/00 (2006.01)
Applicants: ATMEL CORPORATION [US/US]; 2325 Orchard Parkway, San Jose, California 95131 (US) (For All Designated States Except US).
REGGIORI, Riccardo [IT/IT]; (IT) (For US Only).
TASSAN CASER, Fabio [IT/IT]; (IT) (For US Only).
MARSELLA, Mirella [IT/IT]; (IT) (For US Only).
MARZIANI, Monica [IT/IT]; (IT) (For US Only)
Inventors: REGGIORI, Riccardo; (IT).
TASSAN CASER, Fabio; (IT).
MARSELLA, Mirella; (IT).
MARZIANI, Monica; (IT)
Agent: CLISE, Timothy B.; Schwegman, Lundberg & Woessner, P.A., P.O. Box 2938, Minneapolis, Minnesota 55402 (US)
Priority Data:
11/676,049 16.02.2007 US
Title (EN) EMBEDDED ARCHITECTURE WITH SERIAL INTERFACE FOR TESTING FLASH MEMORIES
(FR) ARCHITECTURE INTÉGRÉE AVEC INTERFACE SÉRIE POUR TESTER DES MÉMOIRES FLASH
Abstract: front page image
(EN)A flash memory device includes a flash memory array, a set of non-volatile redundancy registers, a serial interface, and testing logic coupled to the serial interface, the testing logic configured to accept a set of serial commands from an external tester; erase the array; program the array with a test pattern; read the array and compare the results with expected results to identify errors; determine whether the errors can be repaired by substituting a redundant row or column of the array, and if so, generate redundancy information; and program the redundancy information into the non-volatile redundancy registers.
(FR)La présente invention se rapporte à un dispositif de mémoire flash qui comprend une matrice de mémoire flash, un ensemble de registres à redondance non volatiles, une interface série, et une logique de test couplée à l'interface série ; la logique de test étant configurée de façon à : accepter un ensemble de commandes série émanant d'un dispositif de test externe ; effacer la matrice ; programmer la matrice avec un motif de test ; lire la matrice et comparer les résultats avec des résultats escomptés de façon à identifier des erreurs ; déterminer si des erreurs peuvent être réparées - ou non - en remplaçant une rangée ou une colonne redondante de la matrice - et, dans l'affirmative, générer des informations de redondance ; et programmer les informations de redondance à l'intérieur des registres à redondance non volatiles.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)