WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2008100324) METHOD FOR ACHIEVING VERY HIGH BANDWIDTH BETWEEN THE LEVELS OF A CACHE HIERARCHY IN 3-DIMENSIONAL STRUCTURES, AND A 3- DIMENSIONAL STRUCTURE RESULTING THEREFROM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2008/100324    International Application No.:    PCT/US2007/071370
Publication Date: 21.08.2008 International Filing Date: 15.06.2007
Chapter 2 Demand Filed:    16.01.2008    
IPC:
H01L 25/065 (2006.01)
Applicants: INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NY 10504 (US) (For All Designated States Except US).
EMMA, Philip, George [US/US]; (US) (For US Only).
KNICKERBOCKER, John, Ulrich [US/US]; (US) (For US Only).
PATEL, Chirag, S. [US/US]; (US) (For US Only)
Inventors: EMMA, Philip, George; (US).
KNICKERBOCKER, John, Ulrich; (US).
PATEL, Chirag, S.; (US)
Agent: WARDAS, Mark; International Business Machines Corporation, T.J. Watson Research Center, Intellectual Property Law Department, 1101 Route 134 and Kitchawan Road (US).
McGINN, Sean, M.; McGinn Intellectual Property Law Group, PLLC, 8321 Old Courthouse Road,, Suite 200, Vienna, VA 22182-3817 (US)
Priority Data:
11/453,885 16.06.2006 US
11/538,567 04.10.2006 US
Title (EN) METHOD FOR ACHIEVING VERY HIGH BANDWIDTH BETWEEN THE LEVELS OF A CACHE HIERARCHY IN 3-DIMENSIONAL STRUCTURES, AND A 3- DIMENSIONAL STRUCTURE RESULTING THEREFROM
(FR) PROCÉDÉ D'OBTENTION D'UNE BANDE PASSANTE TRÈS ÉLEVÉE ENTRE LES NIVEAUX D'UNE HIÉRARCHIE DE MÉMOIRE CACHE DANS DES STRUCTURES TRIDIMENSIONNELLES ET STRUCTURE TRIDIMENSIONNELLE RÉSULTANT DE CELUI-CI
Abstract: front page image
(EN)A method of electronic computing, and more specifically, a method of design of cache hierarchies in 3-dimensional chips, and a cache hierarchy resulting therefrom, including a physical arrangement of bits in cache hierarchies implemented in 3 dimensions such that the planar wiring required in the busses connecting the levels of the hierarchy is minimized. In this way, the data paths between the levels are primarily the vias themselves, which leads to very short, hence fast and low power busses.
(FR)L'invention concerne une puce informatique structurée pour avoir au moins une puce monocouche, au moins un empilement de puces multicouche et un boîtier de support caractérisé par des interconnexions électriques d'un diamètre inférieur à 100 microns, la puce monocouche et l'empilement de puces multicouche étant chacun électriquement couplés aux interconnexions électriques du boîtier de support et la puce monocouche étant couplée en communication à l'empilement de puces multicouche à par l'intermédiaire du boîtier de support, de sorte qu'un signal électrique se propage sur une distance donnée entre la puce monocouche et l'empilement de puces multicouche à sensiblement une vitesse de propagation pour une puce monocouche sur la distance donnée. La puce monocouche peut être un processeur ayant de multiples noyaux et l'empilement de puces multicouche peut être un empilement de mémoire cache. Les trous d'interconnexion ayant une densité au moins égale à 2 500 interconnexions/cm² couplent électriquement la puce monocouche et l'empilement de puces multicouche au boîtier de support.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)