WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2008099327) EMBEDDED INDUCTOR AND METHOD OF PRODUCING THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2008/099327    International Application No.:    PCT/IB2008/050485
Publication Date: 21.08.2008 International Filing Date: 11.02.2008
IPC:
H01L 23/64 (2006.01), H01F 17/00 (2006.01), H01L 23/495 (2006.01), H01Q 9/27 (2006.01), H01Q 9/28 (2006.01), H01L 21/48 (2006.01), H01Q 1/22 (2006.01), H01L 21/68 (2006.01)
Applicants: NXP B.V. [NL/NL]; High Tech Campus 60, NL-5656 AG Eindhoven (NL) (For All Designated States Except US).
DIRKS, Peter [NL/NL]; (AT) (For US Only).
HERES, Klaas [NL/NL]; (AT) (For US Only)
Inventors: DIRKS, Peter; (AT).
HERES, Klaas; (AT)
Agent: VAN DER VEER, Johannis, Leendert; NXP Semiconductors, IP & L Department, High Tech Campus 32, NL-5656 AE Eindhoven (NL)
Priority Data:
07003107.5 14.02.2007 EP
Title (EN) EMBEDDED INDUCTOR AND METHOD OF PRODUCING THEREOF
(FR) INDUCTEUR INTÉGRÉ ET SON PROCÉDÉ DE FABRICATION
Abstract: front page image
(EN)A method of manufacturing an inductor embedded into a semiconductor chip package (100) is described, which method comprises providing a carrier (102; 202; 302) having, between a first side and an opposite second side, a first conductive layer (104; 503), an intermediate layer (205; 505), a second conductive layer (106; 504), forming an inductor and contact pads for the chip by patterning the first conductive layer (104; 503) from the first side of the carrier (102; 202; 302), assembling the chip and providing an encapsulation (514) and forming terminals of the package, by patterning the second conductive layer (106; 504) from the second side of the carrier.
(FR)L'invention concerne un procédé de fabrication d'un inducteur intégré dans un boîtier de puce à semi-conducteur (100), lequel procédé comprend l'étape consistant à prendre un support (102; 202; 302) ayant, entre un premier côté et un second côté opposé, une première couche conductrice (104; 503), une couche intermédiaire (205; 505) une seconde couche conductrice (106; 504), à former un inducteur et des pastilles de contact pour la puce par la réalisation de motifs sur la première couche conductrice (104; 503) à partir du premier côté du support (102; 202; 302), à assembler la puce et à fournir une encapsulation (514) et à former les bornes du boîtier, par la réalisation de motifs sur la seconde couche conductrice (106; 504) à partir du second côté du support.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)