WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2008099239) SYSTEM, COMPUTER PROGRAM PRODUCT AND METHOD FOR TESTING A LOGIC CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2008/099239    International Application No.:    PCT/IB2007/050518
Publication Date: 21.08.2008 International Filing Date: 16.02.2007
IPC:
G01R 31/3187 (2006.01), G01R 31/3183 (2006.01), G06F 11/27 (2006.01)
Applicants: FREESCALE SEMICONDUCTOR, INC. [US/US]; Austin, Texas 78735 (US) (For All Designated States Except US).
SAKADA, Oleksandr [UA/DE]; (DE) (For US Only).
BOGENBERGER, Florian [DE/DE]; (DE) (For US Only)
Inventors: SAKADA, Oleksandr; (DE).
BOGENBERGER, Florian; (DE)
Agent: FERRO, Frodo; Basingstoke Hampshire RG24 8AG, (GB)
Priority Data:
Title (EN) SYSTEM, COMPUTER PROGRAM PRODUCT AND METHOD FOR TESTING A LOGIC CIRCUIT
(FR) ORDINATEUR, PRODUIT PROGRAMME D'ORDINATEUR ET PROCÉDÉ POUR CONTRÔLER UN CIRCUIT LOGIQUE
Abstract: front page image
(EN)A system (25) for testing a logic circuit (20) which has two or more test routine modules (27). Each module contains a set of instructions which is executable by (a part of) the logic circuit (20). The set forms a test routine for performing a self-test by the part of the logic circuit (20). The self-test includes the part of the logic circuit (20) testing itself for faulty behaviour, and the part of the logic circuit (20) determining a self-test result of the testing. The system (25) includes a test module which can execute a test application which subjects the logic circuit (20) to a test by performing the self-test on at least a part of the logic circuit (20) by causes the part of the logic circuit (20) to execute a selected test routine, and determining, by the test module, an overall test result at least based on a performed self-tests. The test module includes a control output interface for activates the execution of the a selected test routine. A second test module input interface can receive the self-test result from a selected test routine. At a test module output interface the overall test result may be outputted. The test routine includes instructions for outputting, by the part of the logic circuit (20), data to a test routine output interface which is not connected to the second test module input interface, for outputting information about the self-test result by the test routines without passing the information through the test module.
(FR)L'invention concerne un système (25) pour contrôler un circuit logique (20) qui comporte deux ou plusieurs modules de routine d'essai (27). Chaque module contient un ensemble d'instructions qui est exécutable par (une partie du) le circuit logique (20). L'ensemble forme une routine d'essai pour réaliser un essai automatique par la partie du circuit logique (20). L'essai automatique comprend la partie du circuit logique (20) se contrôlant elle-même pour un comportement défectueux, et la partie du circuit logique (20) détermine un résultat d'essai automatique de l'essai. Le système (25) comprend un module d'essai qui peut exécuter une application d'essai qui soumet le circuit logique (20) à un essai par la réalisation de l'essai automatique sur au moins une partie du circuit logique (20) en amenant la partie du circuit logique (20) à exécuter une routine d'essai choisie, et par la détermination, par le module d'essai, d'un résultat d'essai global sur la base au moins d'un essai automatique réalisé. Le module d'essai comprend une interface de sortie de commande pour activer l'exécution de la routine d'essai choisie. Une seconde interface d'entrée de module d'essai peut recevoir le résultat d'essai automatique provenant d'une routine d'essai choisie. Le résultat d'essai global peut être généré à une interface de sortie de module d'essai. La routine d'essai comprend des instructions pour générer, par la partie du circuit logique (20), des données vers une interface de sortie de routine d'essai qui n'est pas connectée à la seconde interface d'entrée de module d'essai, pour générer des informations au sujet du résultat d'essai automatique par les routines d'essai sans faire passer les informations par le module d'essai.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)