Processing

Please wait...

Settings

Settings

Goto Application

1. WO2007097029 - PROCESSOR DEVICE AND INSTRUCTION PROCESSING METHOD

Publication Number WO/2007/097029
Publication Date 30.08.2007
International Application No. PCT/JP2006/303621
International Filing Date 27.02.2006
IPC
G06F 12/08 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
G06F 13/16 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
CPC
G06F 12/0857
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0844Multiple simultaneous or quasi-simultaneous cache accessing
0855Overlapped cache accessing, e.g. pipeline
0857by multiple requestors
G06F 12/0859
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0844Multiple simultaneous or quasi-simultaneous cache accessing
0855Overlapped cache accessing, e.g. pipeline
0859with reload from main memory
Applicants
  • 富士通株式会社 FUJITSU LIMITED [JP]/[JP] (AllExceptUS)
  • 鵜飼 昌樹 UKAI, Masaki [JP]/[JP] (UsOnly)
Inventors
  • 鵜飼 昌樹 UKAI, Masaki
Agents
  • 酒井 宏明 SAKAI, Hiroaki
Priority Data
Publication Language Japanese (JA)
Filing Language Japanese (JA)
Designated States
Title
(EN) PROCESSOR DEVICE AND INSTRUCTION PROCESSING METHOD
(FR) DISPOSITIF PROCESSEUR ET PROCÉDÉ DE TRAITEMENT D'INSTRUCTIONS
(JA) プロセッサ装置および命令処理方法
Abstract
(EN)
A large number of requests can be stored irrespective of the buffer capacity of the responding side, and the processing efficiency of the CPU core is improved. In response to a request of an instruction executing section (101), a cache (102) searches for necessary data. If there is a cache hit, the cache (102) outputs the data to the instruction executing section (101). If there is a cache miss, the instruction execution section (101) instructs a request storage section (103) to request move-in of the data. The request storage section (103) stores the request corresponding to the instruction of the cache (102) while the requested processing is being executed. A REQID giving section (104) reads the request stored in the request storage section (103) and gives the read request an unused REQID selected from an REQID table (105). The REQID is a request identification number the maximum number of which is the number of requests which a system controller (200) of the responding side can accept at the same time.
(FR)
La présente invention concerne un procédé permettant le stockage d'un grand nombre de requêtes indépendamment de la capacité de mémoire tampon du côté de dispositif de réponse, et l'amélioration de l'efficacité de traitement d'un noyau d'unité centrale de traitement. En réponse à une requête d'une section d'exécution d'instruction (101), une mémoire cache (102) recherche les données requises. S'il y a une occurrence de mémoire cache, la mémoire cache (102) émet en sortie les données à la section d'exécution d'instruction (101). S'il y a une recherche infructueuse de mémoire cache, la section d'exécution d'instruction (101) commande une section de stockage de requêtes (103) de demander une entrée des données. La section de stockage de requêtes (103) assure le stockage de la requête correspondant à l'instruction de la mémoire cache (102) pendant l'exécution de traitement de la requête. Une section d'octroi d'identifiant de requête (REQID) (104) lit la requête stockée dans la section de stockage de requêtes (103) et donne à la requête un REQID non utilisé sélectionné à partir d'une table de REQID (105). Le REQID est un numéro d'identification de requête, dont le nombre maximum est le nombre de requêtes qu'un contrôleur de système (200) du côté du dispositif de réponse peut accepter en même temps.
(JA)
 応答側のバッファ容量に関わらず多くのリクエストを記憶することができ、CPUコアの処理効率をより向上させること。キャッシュ(102)は、命令実行部(101)からの要求を受けて、必要なデータを検索し、キャッシュヒットすればデータを命令実行部(101)へ出力し、キャッシュミスすればデータのムーブインを要求するようリクエスト記憶部(103)へ指示する。リクエスト記憶部(103)は、キャッシュ(102)の指示に応じたリクエストを、リクエストする処理が実行される間記憶する。REQID付与部(104)は、リクエスト記憶部(103)に記憶されたリクエストを読み出し、読み出されたリクエストに未使用のREQIDをREQIDテーブル(105)から選択して付与する。REQIDとは、応答側のシステムコントローラ(200)が同時期に受け付け可能なリクエスト数を最大数としたリクエストの識別番号である。
Latest bibliographic data on file with the International Bureau