Processing

Please wait...

Settings

Settings

Goto Application

1. WO2007093753 - SERIAL DATA SAMPLING POINT CONTROL

Publication Number WO/2007/093753
Publication Date 23.08.2007
International Application No. PCT/GB2006/000524
International Filing Date 15.02.2006
IPC
H04L 7/033 2006.01
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
7Arrangements for synchronising receiver with transmitter
02Speed or phase control by the received code signals, the signals containing no special synchronisation information
033using the transitions of the received signal to control the phase of the synchronising-signal- generating means, e.g. using a phase-locked loop
H04L 25/49 2006.01
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25Baseband systems
38Synchronous or start-stop systems, e.g. for Baudot code
40Transmitting circuits; Receiving circuits
49using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels
CPC
H04L 7/0008
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
7Arrangements for synchronising receiver with transmitter
0008Synchronisation information channels, e.g. clock distribution lines
H04L 7/0338
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
7Arrangements for synchronising receiver with transmitter
02Speed or phase control by the received code signals, the signals containing no special synchronisation information
033using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
0338the correction of the phase error being performed by a feed forward loop
Applicants
  • ARM LIMITED [GB]/[GB] (AllExceptUS)
  • CLARK, Mark [GB]/[GB] (UsOnly)
  • LEVERINGTON, Mark [GB]/[GB] (UsOnly)
Inventors
  • CLARK, Mark
  • LEVERINGTON, Mark
Agents
  • ROBINSON, Nigel, Alexander, Julian
Priority Data
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) SERIAL DATA SAMPLING POINT CONTROL
(FR) COMMANDE DE POINT D'ÉCHANTILLONNAGE DE DONNÉES EN SÉRIE
Abstract
(EN)
Serial data transmission is performed using a serial data signal (8) with an associated clock signal (10) having sampling-trigger characteristics within the clock signal for controlling when the serial data signal is sampled by the receiver (2). Instead of reducing the clock signal frequency to a level where minimum setup time and minimum hold time requirements are met for every serial bit irrespective of its value, the technique instead runs at a higher frequency assuming that the bit value will not change and when a change in bit value does occur extends the time between sampling-trigger characteristics and extends assertion of either the preceding bit in the case of hold time requirements or the following bit in the case of setup time requirements. The technique is particularly useful in serial communication of diagnostic data with integrated circuits (2).
(FR)
Selon cette invention, la transmission de données en série est effectuée au moyen d'un signal de données en série (8) et d'un signal d'horloge associé (10) présentant des caractéristiques de déclenchement d'échantillonnage dans le signal d'horloge pour commander le moment auquel le signal de données en série est échantillonné par le récepteur (2). Plutôt que d'abaisser la fréquence du signal d'horloge à un niveau auquel les exigences en matière de temps de positionnement minimum et de temps de maintien minimum sont satisfaites pour chaque bit en série indépendamment de sa valeur, la technique de cette invention est mise en oeuvre à une fréquence supérieure dans l'hypothèse que la valeur des bits ne changera pas et, en cas de variation de la valeur des bits, l'intervalle entre les caractéristiques de déclenchement d'échantillonnage est prolongé et l'assertion soit du bit précédent dans le cas d'exigences de temps de maintien, soit du bit suivant dans le cas d'exigences de temps de positionnement, est étendue. La technique de cette invention est particulièrement utile pour la communication en série de données de diagnostic avec des circuits intégrés (2).
Also published as
Latest bibliographic data on file with the International Bureau