WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007093477) LATCH CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/093477    International Application No.:    PCT/EP2007/050506
Publication Date: 23.08.2007 International Filing Date: 18.01.2007
Chapter 2 Demand Filed:    14.12.2007    
IPC:
H03K 3/356 (2006.01), H03K 5/24 (2006.01)
Applicants: SICON SEMICONDUCTOR AB [SE/SE]; Teknikringen 16, S-583 30 Linköping (SE) (For All Designated States Except US).
SUNDBLAD, Rolf [SE/SE]; (SE) (For US Only)
Inventors: SUNDBLAD, Rolf; (SE)
Agent: ASKETORP (LUND), Göran; P.O. Box 793, S-220 07 Lund (SE)
Priority Data:
06110117.6 17.02.2006 EP
Title (EN) LATCH CIRCUIT
(FR) CIRCUIT DE VERROUILLAGE
Abstract: front page image
(EN)A latch circuit (1) comprising a first input device (10a) in a first branch (4a) and a second input device (10b) in a second branch (4b). The latch circuit comprises a first estimator unit (40a) adapted to generate a first estimate of a current generated by the first input device (10a) and a second estimator unit (40b) adapted to generate a second estimate of a current generated by the second input device (10b). The latch circuit further comprises a control-voltage unit (50) operatively connected to the first and the second estimator unit (40a, 40b). The control-voltage unit is adapted to generate a control voltage based on a sum of the first estimate and the second estimate. Further, the latch circuit (1) comprises a first and a second voltage-controlled current unit (30a, 30b) adapted to generate currents at least based on the control voltage. The first voltage-controlled current unit (30a) is operatively connected to the first branch (4a). The second voltage-controlled current unit (30b) is operatively connected to the second branch (4b). A method for compensation for common-mode variations in the latch circuit (1) is also disclosed.
(FR)Circuit (1) de verrouillage comprenant un premier dispositif (10a) d'entrée dans une première branche (4a) et un deuxième dispositif (10b) d'entrée dans une deuxième branche (4b). Le circuit de verrouillage comprend une première unité (40a) d'estimation conçue pour produire une première estimation d'un courant généré par le premier dispositif (10a) d'entrée et une deuxième unité (40b) d'estimation conçue pour produire une deuxième estimation d'un courant généré par le deuxième dispositif (10b) d'entrée. Le circuit de verrouillage comprend en plus une unité (50) de tension de commande reliée de manière opérationnelle à la première et la deuxième unités (40a, 40b) d'estimation. L'unité de tension de commande est conçue pour générer une tension de commande en se basant sur une somme de la première estimation et de la deuxième estimation. De plus, le circuit (1) de verrouillage comprend une première et une deuxième unités (30a, 30b) de courant commandées en tension conçues pour générer des courants au moins basés sur la tension de commande. La première unité (30a) de courant commandée en tension est reliée de manière opérationnelle à la première branche (4a). La deuxième unité (30b) de courant commandée en tension est reliée de manière opérationnelle à la deuxième branche (4b). L'invention concerne également un procédé de compensation des variations en mode commun dans le circuit (1) de verrouillage.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)