WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007090814) PROCESS FOR FABRICATING A NANO WIRE - BASED VERTICAL TRANSISTOR STRUCTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/090814    International Application No.:    PCT/EP2007/051076
Publication Date: 16.08.2007 International Filing Date: 05.02.2007
IPC:
H01L 29/786 (2006.01), H01L 51/05 (2006.01), H01L 29/06 (2006.01)
Applicants: ECOLE POLYTECHNIQUE [FR/FR]; Etablissement Public Administratif, F-91128 Palaiseau Cedex (FR) (For All Designated States Except US).
PRIBAT, Didier [FR/FR]; (FR) (For US Only).
COJOCARU, Costel-Sorin [RO/FR]; (FR) (For US Only)
Inventors: PRIBAT, Didier; (FR).
COJOCARU, Costel-Sorin; (FR)
Agent: ESSELIN, Sophie; Marks & Clerk France, Conseils en Propriété Industrielle, 31-33, avenue Aristide Briand, F-94117 Arcueil Cedex (FR)
Priority Data:
0601074 07.02.2006 FR
Title (EN) PROCESS FOR FABRICATING A NANO WIRE - BASED VERTICAL TRANSISTOR STRUCTURE
(FR) PROCEDE DE FABRICATION D'UNE STRUCTURE DE TRANSISTOR VERTICAL A BASE DE NANOFILS
Abstract: front page image
(EN)The invention relates to a process for fabricating a vertical transistor structure comprising, on a substrate (10), a first conducting layer (11) for providing the source or drain electrode function and an upper conducting layer (17) for providing the drain or source electrode function, characterized in that it comprises the following steps: production of a membrane consisting of a stack of porous layers, including at least an insulating first layer (20), a conducting second layer (12) for providing the gate electrode function, and insulating upper layer (13'), on the surface of the substrate covered with the conducting first layer (11) for providing the drain or source electrode function, said porous layers having substantially stacked pores; production of filaments made of semiconductor material in at least some of the stacked pores of the porous layers; and production of the conducting upper layer providing the source or drain electrode function on the surface of the stack of porous layers filled with filaments made of semiconductor material.
(FR)L'invention concerne un procédé de fabrication d'une structure de transistor vertical comportant sur un substrat (10), une première couche conductrice assurant la fonction d' électrode de source ou de drain (11 ), une couche conductrice supérieure assurant la fonction d'électrode de drain ou de source (17), caractérisé en ce qu'il comprend les étapes suivantes : la réalisation d'une membrane consistant en un empilement de couches poreuses comportant au moins une première couche isolante (20), une seconde couche conductrice (12) assurant la fonction d'électrode de grille et une couche isolante supérieure (13'), à la surface du substrat recouvert de la première couche conductrice (11 ) assurant la fonction d'électrode de drain ou de source, lesdites couches poreuses présentant des pores sensiblement empilés ; la réalisation de filaments en matériau semi-conducteur à l'intérieur d'au moins une partie des pores empilés des couches poreuses ; la réalisation de la couche conductrice supérieure assurant la fonction d'électrode de source ou de drain à la surface de l'empilement de couches poreuses remplies de filaments en matériau semi-conducteur.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: French (FR)
Filing Language: French (FR)