WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007089545) HANDLING PROCESSOR COMPUTATIONAL ERRORS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/089545    International Application No.:    PCT/US2007/002089
Publication Date: 09.08.2007 International Filing Date: 23.01.2007
IPC:
G06F 11/00 (2006.01)
Applicants: SEARETE LLC [US/US]; 1756-114th Ave. SE, Suite 110, Bellevue, Washington 98004 (US) (For All Designated States Except US).
FERREN, Bran [US/US]; (US) (For US Only).
HILLIS, W. Daniel [US/US]; (US) (For US Only).
MANGIONE-SMITH, William Henry [US/US]; (US) (For US Only).
MYHRVOLD, Nathan P. [US/US]; (US) (For US Only).
TEGREENE, Clarence T. [US/US]; (US) (For US Only).
WOOD, Lowell L. Jr. [US/US]; (US) (For US Only)
Inventors: FERREN, Bran; (US).
HILLIS, W. Daniel; (US).
MANGIONE-SMITH, William Henry; (US).
MYHRVOLD, Nathan P.; (US).
TEGREENE, Clarence T.; (US).
WOOD, Lowell L. Jr.; (US)
Agent: COOK, Dale R.; 1756-114th Avenue SE, #110, Bellevue, Washington 98004 (US)
Priority Data:
11/343,745 31.01.2006 US
11/343,927 31.01.2006 US
11/364,131 28.02.2006 US
11/364,573 28.02.2006 US
11/364,130 28.02.2006 US
Title (EN) HANDLING PROCESSOR COMPUTATIONAL ERRORS
(FR) PROCESSEUR DE TRAITEMENT D'ERREURS DE CALCUL
Abstract: front page image
(EN)Embodiments include a computer processor-error controller, a computerized device, a device, an apparatus, and a method. A computer processor-error controller includes a monitoring circuit operable to detect a computational error corresponding to an execution of a second instruction by a processor operable to execute a sequence of program instructions that includes a first instruction that is fetched before the second instruction. The computer processor-error controller includes an error recovery circuit operable to restore an execution of the sequence of program instructions to the first instruction in response to the detected computational error.
(FR)L'invention concerne, dans des modes de réalisation, un contrôleur d'erreurs de processeur informatique, un dispositif informatisé, un dispositif, un appareil, et un procédé. Le contrôleur d'erreurs de processeur informatique comporte un circuit de surveillance destiné à détecter une erreur de calcul correspondant à une exécution d'une seconde instruction par un processeur destiné à exécuter une séquence d'instructions de programme comportant une première instruction qui est recherchée avant la seconde instruction. Le contrôleur d'erreurs de processeur informatique comporte un circuit de récupération d'erreurs destiné à rétablir une exécution de la séquence d'instructions de programme à la première instruction en réponse à l'erreur de calcul détectée.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)