WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007089370) SELF-BOOSTING METHOD FOR FLASH MEMORY CELLS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/089370    International Application No.:    PCT/US2006/062338
Publication Date: 09.08.2007 International Filing Date: 19.12.2006
IPC:
G11C 16/04 (2006.01), G11C 16/10 (2006.01)
Applicants: SANDISK CORPORATION [US/US]; 601 McCarthy Blvd., Milpitas, California 95035 (US) (For All Designated States Except US).
HEMINK, Gerrit, Jan [NL/JP]; (JP) (For US Only).
NAKAO, Hironobu [JP/JP]; (JP) (For US Only).
LEE, Shih-chung [--/JP]; (JP) (For US Only)
Inventors: HEMINK, Gerrit, Jan; (JP).
NAKAO, Hironobu; (JP).
LEE, Shih-chung; (JP)
Agent: DAVIS WRIGHT TREMAINE LLP; 505 Montgomery Street, Suite 800, San Francisco, CA 94111 (US)
Priority Data:
11/321,955 28.12.2005 US
Title (EN) SELF-BOOSTING METHOD FOR FLASH MEMORY CELLS
(FR) PROCÉDÉ D'AUTO-AMPLIFICATION POUR CELLULES DE MÉMOIRE FLASH
Abstract: front page image
(EN)A low voltage (e.g. of the order of or one to three volts) instead of an intermediate VPASS voltage (e.g. of the order of five to ten volts) is applied to word line zero immediately adjacent to the source or drain side select gate of a flash device such as a NAND flash device and one or more additional word lines next to such word line to reduce or prevent the shifting of threshold voltage of the memory cells coupled to word line zero during the programming cycles of the different cells of the NAND strings. Different intermediate boosting voltage (s) (e.g. of the order of five to ten volts) may be applied to one or more of the word lines adjacent to the selected word line (that is the word line programming the selected transistor), where the boosting voltage (s) applied to the word line(s) adjacent to the selected word line are/is different from that or those applied to other unselected word lines.
(FR)Selon la présente invention, une tension basse (par ex., de l'ordre de un à trois volts) au lieu d'une tension intermédiaire Vpass (par ex., de l'ordre de cinq à dix volts) est appliquée à un canal mot zéro immédiatement adjacent à la grille de sélection côté source ou drain d'un dispositif flash, tel qu'un dispositif flash non-et, et à au moins un canal mot supplémentaire proche de ce canal mot afin de diminuer ou prévenir le décalage de la tension seuil des cellules de mémoire couplées au canal mot zéro, pendant les cycles de programmation des différentes cellules des chaînes non-et. Cette opération peut être mise en oeuvre suivant un schéma choisi parmi plusieurs différents schémas d'auto-amplification comprenant des schémas d'auto-amplification locaux et d'auto-amplification à zones effacées. Dans un schéma d'auto-amplification à zones effacées, des tensions basses sont appliquées à au moins deux canaux mots côté source du canal mot sélectionné pour diminuer la pénétration par effet tunnel bande-à-bande et améliorer l'isolation entre deux régions de canal amplifiées. Dans un schéma d'auto-amplification local modifié, une tension nulle ou des tensions basses sont appliquées à au moins deux canaux mots côté source et à au moins deux canaux mots côté drain du canal mot sélectionné en vue de diminuer la pénétration par effet tunnel bande-à-bande et d'améliorer l'isolation des zones de canal couplées au canal mot sélectionné. Différentes tensions d'amplification intermédiaires (par ex., de l'ordre de cinq à dix volts) peuvent être appliquées à au moins un des canaux mots adjacents au canal mot sélectionné (qui constitue le canal mot programmant le transistor sélectionné), la/les tensions d'amplification appliquées au(x) canal(canaux) mot(mots) adjacent(s) au canal mot sélectionné étant différente(s) de celle(s) appliquée(s) à d'autres canaux mots non sélectionnés.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)