WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007088866) MEMORY CARD AND METHOD FOR MANUFACTURING MEMORY CARD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/088866    International Application No.:    PCT/JP2007/051541
Publication Date: 09.08.2007 International Filing Date: 31.01.2007
IPC:
G06K 19/077 (2006.01), H01L 21/60 (2006.01), H01L 25/04 (2006.01), H01L 25/18 (2006.01)
Applicants: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
NISHIKAWA, Hidenobu; (For US Only).
YAMADA, Hiroyuki; (For US Only).
TAKEDA, Shuichi; (For US Only).
IWAMOTO, Atsunobu; (For US Only)
Inventors: NISHIKAWA, Hidenobu; .
YAMADA, Hiroyuki; .
TAKEDA, Shuichi; .
IWAMOTO, Atsunobu;
Agent: IWAHASHI, Fumio; c/o Matsushita Electric Industrial Co., Ltd. 1006, Oaza Kadoma Kadoma-shi Osaka 5718501 (JP)
Priority Data:
2006-025444 02.02.2006 JP
Title (EN) MEMORY CARD AND METHOD FOR MANUFACTURING MEMORY CARD
(FR) CARTE MEMOIRE ET SON PROCEDE DE FABRICATION
(JA) メモリカードおよびメモリカードの製造方法
Abstract: front page image
(EN)Disclosed is a memory card (1) comprising a circuit board (2), a first semiconductor chip (3) mounted on the circuit board (2) with a bump (33) interposed therebetween, a second semiconductor chip (5) mounted on the circuit board (2) with a bump (53) interposed therebetween in such a manner that the second semiconductor chip (5) is apart from the first semiconductor chip (3) by 1 mm or less, a first sealing resin layer (41) covering the periphery of the bump (33) and lying between the first semiconductor chip (3) and the circuit board (2), a second sealing resin layer (42) covering the periphery of the bump (53) and lying between the second semiconductor chip (5) and the circuit board (2), and a cover member (7) covering the first semiconductor chip (3) and the second semiconductor chip (5) on the major surface side of the circuit board (2).
(FR)La présente invention concerne une carte mémoire (1) comprenant une carte à circuit imprimé (2), une première puce à semi-conducteurs (3) montée sur la carte à circuit imprimé (2) avec une protubérance (33) insérée entre elles, une seconde puce à semi-conducteurs (5) montée sur la carte à circuit imprimé (2) avec une protubérance (53) insérée entre elles d'une manière telle que la seconde puce à semi-conducteurs (5) soit éloignée de la première (3) de 1 mm ou moins, une première couche de résine de scellement (41) couvrant la périphérie de la protubérance (33) et posée entre la première puce à semi-conducteurs (3) et la carte à circuit imprimé (2), une seconde couche de résine de scellement (42) couvrant la périphérie de la protubérance (53) et posée entre la seconde puce à semi-conducteurs (5) et la carte à circuit imprimé (2) et un élément de couverture (7) recouvrant la première puce à semi-conducteurs (3) et la seconde puce à semi-conducteurs (5) sur la surface principale de la carte à circuit imprimé (2).
(JA)メモリカード(1)は、回路基板(2)と、バンプ(33)を挟んで回路基板(2)に実装された第1半導体チップ(3)と、第1半導体チップ(3)との間に1mm以下の隙間を設けてバンプ(53)を挟んで回路基板(2)に実装された第2半導体チップ(5)と、バンプ(33)の周囲を覆い第1半導体チップ(3)と回路基板(2)との間に介在する第1封止樹脂層(41)と、バンプ(53)の周囲を覆い第2半導体チップ(5)と回路基板(2)との間に介在する第2封止樹脂層(42)と、回路基板(2)の主面側において第1半導体チップ(3)と第2半導体チップ(5)を覆うカバー部(7)と、を備える。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)