WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007087097) NONVOLATILE MEMORY AND METHOD OF PROGRAM INHIBITION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/087097    International Application No.:    PCT/US2006/061875
Publication Date: 02.08.2007 International Filing Date: 11.12.2006
IPC:
G11C 11/34 (2006.01), G11C 16/04 (2006.01)
Applicants: WALKER, Andrew J. [US/US]; (US)
Inventors: WALKER, Andrew J.; (US)
Agent: KWOK, Edward C.; MacPherson Kwok Chen & Heid LLP, 2033 Gateway Place, Suite 400, San Jose, California 95110 (US)
Priority Data:
11/304,231 14.12.2005 US
Title (EN) NONVOLATILE MEMORY AND METHOD OF PROGRAM INHIBITION
(FR) MEMOIRE NON VOLATILE ET PROCEDE D'INTERDICTION DE PROGRAMME
Abstract: front page image
(EN)A memory circuit and a method is provided for programming a dual-gate memory cell without program disturb in other dual-gate memory cells in the memory circuit coupled by common word lines (see FIG 3) In one embodiment, the method uses a self-boosting technique on unselected memory cells having source and drain regions in the shared semiconductor layer between their memory devic and their access devices brought to a predetermined voltage close to the threshold voltage of their access devices, thereby rendering th source and drain regions substantially floating In some embodiments, the source and drain regions are brought to the predetermined voltage via one or more select gates and intervening access gates In some embodiments, the select gates are overdriven (see FIGs 7- 12).
(FR)La présente invention concerne un circuit de mémoire et un procédé fourni pour programmer une cellule de mémoire à double grille, sans déranger le programme dans d'autres cellules de mémoire à double grille dans le circuit de mémoire couplé par des lignes de mots communes. Dans un mode de réalisation, le procédé utilise une technique d'accroissement automatique sur des cellules de mémoire non sélectionnées ayant des régions source et drain dans la couche à semi-conducteurs partagée entre leurs dispositifs de mémoire et leurs dispositifs d'accès amenés à une tension prédéterminée proche de la tension seuil de leurs dispositif d'accès, rendant ainsi les régions source et drain sensiblement flottantes. Dans certains modes de réalisation, les régions source et drain sont amenées à une tension prédéterminée par une ou plusieurs grilles et des grilles d'accès intermédiaires. Dans d'autres, ces grilles sont surmultipliées.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)