WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007083366) SEMICONDUCTOR DEVICE, SEMICONDUCTOR WAFER STRUCTURE AND METHOD FOR MANUFACTURING SEMICONDUCTOR WAFER STRUCTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/083366    International Application No.:    PCT/JP2006/300614
Publication Date: 26.07.2007 International Filing Date: 18.01.2006
IPC:
H01L 27/10 (2006.01), H01L 21/66 (2006.01)
Applicants: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4 -chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (For All Designated States Except US).
TAKAHASHI, Yasufumi [JP/JP]; (JP) (For US Only).
KAJIO, Kenichiro [JP/JP]; (JP) (For US Only)
Inventors: TAKAHASHI, Yasufumi; (JP).
KAJIO, Kenichiro; (JP)
Agent: OKAMOTO, Keizo; OKAMOTO PATENT OFFICE Yamanishi Bldg, 4F 11-7, Nihonbashi Ningyo-cho 3-chome Chuo-ku, Tokyo 1030013 (JP)
Priority Data:
Title (EN) SEMICONDUCTOR DEVICE, SEMICONDUCTOR WAFER STRUCTURE AND METHOD FOR MANUFACTURING SEMICONDUCTOR WAFER STRUCTURE
(FR) DISPOSITIF SEMI-CONDUCTEUR, STRUCTURE DE PLAQUETTE SEMI-CONDUCTRICE ET PROCÉDÉ DE FABRICATION D'UNE STRUCTURE DE PLAQUETTE SEMI-CONDUCTRICE
(JA) 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法
Abstract: front page image
(EN)[PROBLEMS] To provide a semiconductor device wherein a reducing substance is effectively prevented from entering a capacitor dielectric film. [MEANS FOR SOLVING PROBLEMS] A semiconductor device (70) is provided with a capacitor (Q) formed on a base insulating film (25) in a circuit forming region (Ic); an interlayer insulating film (54), i.e., a top layer, formed above the capacitor (Q); a moisture-resistant ring (SL), which is formed on a silicon substrate (10) in a peripheral region (Ip), has a height reaching at least an upper surface of the interlayer insulating film (54) and surrounds the circuit forming region (Ic); a block film (58) formed on the moisture-resistant ring (SL) and the interlayer insulating film (54) at the periphery of the moisture-resistant ring; and a conductor pattern (60d), which is formed on the interlayer insulating film (54) in the peripheral region (Ip) for an electrode, is provided with an electrode pad (60e) and a cross-section exposed to a dicing surface (71).
(FR)La présente invention concerne un dispositif semi-conducteur permettant d’empêcher efficacement qu’une substance réductrice pénètre dans la pellicule diélectrique d'un condensateur. Le dispositif semi-conducteur (70) selon l'invention comporte un condensateur (Q) constitué sur une pellicule isolante de base (25) dans une zone de formation de circuit (Ic) ; une pellicule isolante intercouche (54), c.-à-d. une couche supérieure, disposée sur le condensateur (Q) ; un anneau résistant à l’humidité (SL) qui est disposé sur un substrat de silicium (10) dans une zone périphérique (Ip), présente une hauteur atteignant au moins une surface supérieure de la pellicule isolante intercouche (54) et entoure la zone de formation de circuit (Ic) ; une pellicule de blocage (58) disposée sur l’anneau résistant à l'humidité (SL) et la pellicule isolante intercouche (54) à la périphérie de l'anneau résistant à l'humidité ; et un motif conducteur (60d) qui est tracé sur la pellicule isolante intercouche (54) dans la zone périphérique (Ip) pour une électrode, comporte une pastille d’électrode (60e) et une section transversale exposée à une surface de découpage (71).
(JA)【課題】キャパシタ誘電体膜に還元性物質が侵入するのを効果的に防止することができる半導体装置を提供すること。 【解決手段】回路形成領域Icにおける下地絶縁膜25の上に形成されたキャパシタQと、キャパシタQの上方に形成された最上層の層間絶縁膜54と、周辺領域Ipにおけるシリコン基板10上に形成され、少なくとも層間絶縁膜54の上面に達する高さを有すると共に、回路形成領域Icを囲う耐湿リングSLと、耐湿リングSL上とその周囲の層間絶縁膜54上に形成されたブロック膜58と、周辺領域Ipの層間絶縁膜54の上に形成され、電極パッド60eを備えると共に、ダイシング面71に断面が露出する電極用導体パターン60dとを有する半導体装置70による。                                                                                 
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)