WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007080680) METHOD FOR MANUFACTURING INDUCTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/080680    International Application No.:    PCT/JP2006/320387
Publication Date: 19.07.2007 International Filing Date: 12.10.2006
IPC:
H01F 41/04 (2006.01)
Applicants: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi Kyoto 6178555 (JP) (For All Designated States Except US).
YAMANO, Kazuhiko [JP/JP]; (JP) (For US Only)
Inventors: YAMANO, Kazuhiko; (JP)
Agent: TSUKAHARA, Takakazu; Long Well Kawasaki 202, 22-3 Minami-cho, Kawasaki-ku, Kawasaki-shi Kanagawa 2100015 (JP)
Priority Data:
2006-007021 16.01.2006 JP
Title (EN) METHOD FOR MANUFACTURING INDUCTOR
(FR) PROCEDE POUR FABRIQUER UN INDUCTEUR
(JA) インダクタの製造方法
Abstract: front page image
(EN)This invention provides a method for manufacturing an inductor, which can realize effective utilization of a chip volume and the prevention of troubles in mounting by additionally forming an external electrode part in the formation of a laminate before dividing. The method for manufacturing an inductor comprises a lamination step, a dividing step, a firing step, and a plating step. In the lamination step, a laminate comprising an insulator (2), a coiled body (3), and external electrodes (4, 5) is formed. More specifically, in the lamination step, insulating layers (20, 25) including large-width packed conductors (40, 50), insulating layers (21 to 24) including small-width packed conductors (41, 51), and conductor patterns (31 to 34) including external electrode patterns (42, 52) are stacked on top of each other, whereby a coiled body (3) is constituted by the conductor patterns (31 to 34), and external electrodes (4, 5) are constituted by the large-width packed conductors (40, 50), the small-width packed conductors (41, 51), and the external electrode patterns (42, 52). The width of the small-width packed conductors (41, 51) is set to a smaller value than the width of the large-width packed conductors (40, 50) and the external electrode patterns (42, 52) to provide recesses and protrusions in the external electrodes (4, 5).
(FR)La présente invention concerne un procédé pour fabriquer un inducteur, capable de réaliser une utilisation efficace d'un volume de puce et la prévention des problèmes dans le montage en formant en plus une partie d'électrode externe dans la formation d'un stratifié avant la division. Le procédé pour fabriquer un inducteur comprend une étape de laminage, une étape de division, une étape de déclenchement et une étape de placage. Dans l'étape de laminage, un stratifié comprenant un isolant (2), un corps en bobine (3) et des électrodes externes (4, 5) est formé. Plus spécifiquement, dans l'étape de laminage, les couches isolantes (20, 25) comprenant des conducteurs emballés de grande largeur (40, 50), des couches isolantes (21 à 24) comprenant des conducteurs emballés de petite largeur (41, 51) et des motifs de conducteur (31 à 34) comprenant des motifs d'électrodes externes (42, 52) sont empilés l'un sur l'autre, moyennant quoi un corps bobiné (3) est constitué par les motifs de conducteur (31 à 34) et des électrodes externes (4, 5) sont constituées par les conducteurs emballés de grande largeur (40, 50), les conducteurs emballés de petite largeur (41, 51) et les motifs d'électrodes externes (42, 52). La largeur des conducteurs emballés de petite largeur (41, 51) est réglée sur une valeur inférieure à la largeur des conducteurs emballés de grande largeur (40, 50) et des motifs d'électrodes externes (42, 52) pour fournir des évidements et des saillies dans les électrodes externes (4, 5).
(JA) 分割前の積層体を形成する際に外部電極部分をも形成しておくことで、チップ容積の有効活用と実装時の不具合を防止可能なインダクタの製造方法を提供する。  積層工程と分割工程と焼成工程とメッキ工程とを備え、積層工程で絶縁体2とコイル体3と外部電極4,5とを含む積層体を形成する。即ち、積層工程で、幅広充填導体40,50を有した絶縁層20,25と幅狭充填導体41,51を有した絶縁層21~24と外部電極パターン42,52を有した導体パターン31~34とを積層する。これにて、導体パターン31~34でコイル体3を形成し、幅広充填導体40,50と幅狭充填導体41,51と外部電極パターン42,52とで外部電極4,5を形成する。幅狭充填導体41,51を幅広充填導体40,50や外部電極パターン42,52の幅よりも狭く設定して、外部電極4,5に凹凸を設ける。  
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)