WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007078947) CAPACITANCE LAMINATE AND PRINTED CIRCUIT BOARD APPARATUS AND METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/078947    International Application No.:    PCT/US2006/048473
Publication Date: 12.07.2007 International Filing Date: 19.12.2006
IPC:
H05K 1/11 (2006.01)
Applicants: MOTOROLA, INC. [US/US]; 1303 East Algonquin Road, Schaumburg, IL 60196 (US) (For All Designated States Except US).
DUNN, Gregory, J. [US/US]; (US) (For US Only).
MAGERA, Jaroslaw, A. [US/US]; (US) (For US Only).
SAVIC, Jovica [US/US]; (US) (For US Only)
Inventors: DUNN, Gregory, J.; (US).
MAGERA, Jaroslaw, A.; (US).
SAVIC, Jovica; (US)
Agent: LAMB, James, A.; 1303 East Algonquin Road, Schaumburg, IL 60196 (US)
Priority Data:
11/323,515 30.12.2005 US
Title (EN) CAPACITANCE LAMINATE AND PRINTED CIRCUIT BOARD APPARATUS AND METHOD
(FR) APPAREIL ET PROCÉDÉ POUR FABRIQUER UN CONDENSATEUR STRATIFIÉ ET UN CIRCUIT IMPRIMÉ
Abstract: front page image
(EN)A method is for fabricating an embedded capacitance printed circuit board assembly (400, 1100). The embedded capacitance printed circuit board assembly includes two embedded capacitance structures (110). Each capacitance structure (110) includes a crystallized dielectric oxide layer (115) sandwiched between an outer electrode layer (120) and an inner electrode layer (125) in which the two inner electrode layers are electrically connected together. A rivet via (1315) and a stacked via (1110) formed from a button via (910) and a stacked blind via (1111) may be used to electrically connect the two inner electrode layers together. A spindle via (525) may be formed through the inner and outer layers. The multi-layer printed circuit board may be formed from a capacitive laminate (100) that includes two capacitance structures.
(FR)Procédé de fabrication d’un ensemble (400, 1100) circuit imprimé à condensateur intégré. L’ensemble circuit imprimé à condensateur intégré comprend deux structures capacitives intégrées (110). Chaque structure capacitive (110) comprend une couche d’oxyde diélectrique cristallisée (115) disposée en sandwich entre une couche d’électrode extérieure (120) et une couche d'électrode intérieure (125), les deux couches d’électrode intérieures étant reliées électriquement entre elles. Un passage à rivet (1315) et un passage empilé (1110) formé par un passage à bouton (910) et un passage borgne empilé (1111) peuvent être utilisés pour relier électriquement les deux couches d’électrode intérieures ensemble. Un passage de broche (525) peut être formé à travers les couches intérieure et extérieure. Le circuit imprimé multicouche peut être constitué d’un stratifié capacitif (100) qui comprend deux structures capacitives.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)