WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007078484) A PROCESSOR FOR PROVIDING A HIGH RATE OF TRANSFER OF INSTRUCTIONS FROM A MEMORY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/078484    International Application No.:    PCT/US2006/045771
Publication Date: 12.07.2007 International Filing Date: 29.11.2006
IPC:
G06F 15/00 (2006.01)
Applicants: LIGA SYSTEMS, INC. [US/US]; 1277 Borregas Avenue #150, Sunnyvale, CA 94089 (US) (For All Designated States Except US).
VERHEYEN, Henry, T. [US/US]; (US) (For US Only).
MATHUR, Raj, Kumar [DK/US]; (US) (For US Only).
WATT, Wiliam [US/US]; (US) (For US Only)
Inventors: VERHEYEN, Henry, T.; (US).
MATHUR, Raj, Kumar; (US).
WATT, Wiliam; (US)
Agent: FARN, Michael, W.; Fenwick & West LLP, Silicon Valley Center, 801 California Street, Mountain View, CA 94041 (US)
Priority Data:
11/318,042 23.12.2005 US
Title (EN) A PROCESSOR FOR PROVIDING A HIGH RATE OF TRANSFER OF INSTRUCTIONS FROM A MEMORY
(FR) PROCESSEUR
Abstract: front page image
(EN)A processor system comprising a processor and a memory system with a high data transfer rate and low average power consumption of related I/O activity. The processor system may be disposed on a single circuit board. One embodiment of a disclosed system includes a processor system that comprises a processor device, a memory device and a circuit board. The circuit board includes a substrate, electrical contacts, and interconnection lines between the contacts. The electrical contacts of the circuit board may be coupled to electrical contacts on the processor device and the memory device. The interconnection lines communicate signals, such as data or instructions, between the electrical contacts of the memory device and the process device at least 200 billion bits per second while related input/output activity of the processor and the memory consumes an average power less than ten watts.
(FR)L'invention concerne un système de processeur comprenant un processeur et un système mémoire présentant un débit de transfert de données élevé et une faible consommation de puissance moyenne d'activité E/S associée. Ce système de processeur peut être disposé sur une seule carte de circuit imprimé. Un mode de réalisation d'un système de l'invention inclut un système à processeur comprenant un dispositif processeur, un dispositif mémoire et une carte de circuit imprimé. La carte de circuit imprimé comprend un substrat, des contacts électriques et des lignes d'interconnexion entre les contacts. Les contacts électriques de la carte à circuit imprimé peuvent être couplés à des contacts électriques sur le dispositif processeur et le dispositif mémoire. Les lignes d'interconnexion permettent la communication de signaux, tels que des données ou des instructions, entre les contacts électriques du dispositif mémoire et le dispositif processeur à une vitesse d'au moins 200 milliards de bits par seconde, l'activité d'entrée/sortie associée du processeur et de la mémoire consommant une puissance moyenne inférieure à 10 watts.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)