WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007077648) THIN FILM FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/077648    International Application No.:    PCT/JP2006/316559
Publication Date: 12.07.2007 International Filing Date: 24.08.2006
IPC:
H01L 21/336 (2006.01), H01L 21/28 (2006.01), H01L 29/417 (2006.01), H01L 29/786 (2006.01), H01L 51/05 (2006.01), H01L 51/30 (2006.01), H01L 51/40 (2006.01)
Applicants: FUJI ELECTRIC HOLDINGS CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2100856 (JP) (For All Designated States Except US).
MAEDA, Takahiko [JP/JP]; (JP) (For US Only).
KAWAKAMI, Haruo [JP/JP]; (JP) (For US Only).
KATO, Hisato [JP/JP]; (JP) (For US Only).
SEKINE, Nobuyuki [JP/JP]; (JP) (For US Only).
KATO, Kyoko [JP/JP]; (JP) (For US Only)
Inventors: MAEDA, Takahiko; (JP).
KAWAKAMI, Haruo; (JP).
KATO, Hisato; (JP).
SEKINE, Nobuyuki; (JP).
KATO, Kyoko; (JP)
Agent: OKUYAMA, Shoichi; 8th Floor, Akasaka NOA Bldg. 2-12, Akasaka 3-chome Minato-ku, Tokyo 107-0052 (JP)
Priority Data:
2006-001185 06.01.2006 JP
2006-121771 26.04.2006 JP
Title (EN) THIN FILM FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING SAME
(FR) TRANSISTOR A EFFET DE CHAMP A COUCHES MINCES ET SON PROCEDE DE FABRICATION
(JA) 薄膜電界効果トランジスタ、およびその製造方法
Abstract: front page image
(EN)A thin film transistor which can prevent FET characteristics from deteriorating even when a channel is short, and a method for manufacturing such thin film transistor are provided. The thin film field effect transistor is provided with a substrate (10); a gate electrode (11); a gate insulating film (12) arranged on the gate electrode; a source electrode (15) and a drain electrode (14) arranged at a prescribed interval on the gate insulating film; and an organic electronic material layer (13), which is arranged on the gate insulating film in electrical contact with the source electrode and the drain electrode. In the organic electronic material layer, at last on a part of an interface between the source electrode and the organic electronic material layer and an interface between the drain electrode and the organic electronic material layer, an acid, an acid derivative and/or a reactive product of an acid and the organic electronic material exists.
(FR)L'invention concerne un transistor à couches minces qui peut empêcher la dégradation des caractéristiques d'un transistor FET même lorsqu'un canal est court, ainsi qu'un procédé de fabrication d'un tel transistor à couches minces. Le transistor à effet de champ à couches minces est muni d'un substrat (10), d'une électrode de grille (11), d'une couche isolante de grille (12) disposée sur l'électrode de grille, d'une électrode de source (15) et d'une électrode de drain (14) disposée à un intervalle prescrit sur la couche isolante de grille, ainsi qu'une couche de matériau électronique organique (13) qui est disposée sur la couche isolante de grille, en contact électrique avec l'électrode de source et l'électrode de drain. Dans la couche de matériau électronique organique se trouve, au moins sur une partie d'une interface entre l'électrode de source et la couche de matériau électronique organique et sur une partie d'une interface entre l'électrode de drain et la couche de matériau électronique organique, un acide, un dérivé d'acide et/ou un produit réactif d'un acide et du matériau électronique organique.
(JA) チャネル長が短い場合においてもFET特性の低下を防止することができる薄膜トランジスタおよびその作製方法を提供する。基板10と、ゲート電極11と、前記ゲート電極の上に設けられたゲート絶縁膜12と、前記ゲート絶縁膜の上に、所定の間隔を隔てて設けられたソース電極15およびドレイン電極14と、前記ゲート絶縁膜の上に、前記ソース電極および前記ドレイン電極に電気的に接触して設けられた、有機電子材料を含む有機電子材料層13であって、前記ソース電極と前記有機電子材料層との界面および前記ドレイン電極と前記有機電子材料層との界面の少なくとも一部に、酸、酸誘導体、および/または酸と前記有機電子材料との反応生成物が存在する有機電子材料層とを有する薄膜電界効果トランジスタ、ならびにその製造方法が提供される。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)