WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
1. (WO2007077495) DEVICE AND METHOD FOR EVALUATING ELECTROSTATIC DISCHARGE PROTECTION CAPABILITIES
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2007/077495 International Application No.: PCT/IB2006/050029
Publication Date: 12.07.2007 International Filing Date: 04.01.2006
IPC:
G01R 31/00 (2006.01)
G PHYSICS
01
MEASURING; TESTING
R
MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31
Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
Applicants: FEFER, Yehim - Haim[IL/IL]; IL (UsOnly)
SOFER, Sergey[IL/IL]; IL (UsOnly)
FREESCALE SEMICONDUCTOR, INC.[US/US]; 6501 William Cannon Drive West Austin, TX 78735, US (AllExceptUS)
Inventors: FEFER, Yehim - Haim; IL
SOFER, Sergey; IL
Priority Data:
Title (EN) DEVICE AND METHOD FOR EVALUATING ELECTROSTATIC DISCHARGE PROTECTION CAPABILITIES
(FR) DISPOSITIF ET PROCEDE D'EVALUATION DES CAPACITES DE PROTECTION CONTRE UNE DECHARGE ELECTROSTATIQUE
Abstract:
(EN) A device (10) and a method (100) for evaluating ESD protection capabilities of an integrated circuit, the method (100) includes: connecting (110) multiple test probe to multiple integrated circuit testing points. The method (100) is characterized by repeating the stages of : (i) charging (130) a discharge capacitor to an ESD protection circuit triggering voltage level; (ii) connecting (140) the discharge capacitor to the integrated circuit during a testing period such as to cause the discharge capacitor to interact with the integrated circuit; (iii) measuring (150) at least one signal of the integrated circuit, during at least a portion of the testing period; and (iv) determining (160) at least one ESD protection characteristic of the integrated circuit in response to the at least one signal .
(FR) La présente invention concerne un dispositif (10) et un procédé (5) permettant d'évaluer les capacités de protection d'un circuit intégré contre une décharge électrostatique (ESD). Ce procédé (100) consiste: à connecter (110) une multi-sonde de test à de multiples points de test de circuit intégré. Ce procédé (100) se caractérise en ce qu'il répète les étapes suivantes: (i) charge (130) d'une capacité de décharge à un niveau de tension déclenchant le circuit de protection ESD, (ii) connexion (140) de la capacité de décharge au circuit intégré pendant la durée du test afin que la capacité de décharge interagisse avec le circuit intégré, (iii) mesure (150) d'au moins un signal du circuit intégré, pendant au moins une partie de la durée du test et, (iv) détermination (160) d'au moins une caractéristique de protection ESD du circuit intégré en réponse à ce signal ou à ces signaux.
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)