WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/076623    International Application No.:    PCT/CN2005/002385
Publication Date: 12.07.2007 International Filing Date: 30.12.2005
G06F 12/00 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (For All Designated States Except US).
ZHENG, Cheng [CN/CN]; (CN) (For US Only).
WANG, Hongyu [CN/CN]; (CN) (For US Only)
Inventors: ZHENG, Cheng; (CN).
WANG, Hongyu; (CN)
Agent: INTELLECPRO CHINA LIMITED; 11/F, Tower C, Five Buildings, 9 Chegongzhuang Dajie, Xicheng District, Beijing 100044 (CN)
Priority Data:
Abstract: front page image
(EN)Methods and apparatuses for storage of data in bit-alterable, non-volatile memories. In some embodiments, an array of memory locations implemented as bit-alterable, non-volatile memory configured as a plurality of blocks of memory locations; and control circuitry coupled with the array of memory locations to cause a block of data to be stored in the array of memory spanning a boundary between a first block of memory locations and a second block of memory locations. One or more processors access system data during initialization of an electronic system by retrieving data from a pre-selected location in a bit-alterable, non- volatile memory without scanning multiple memory locations to locate the system data.
(FR)La présente invention concerne des procédés et appareils de stockage de données dans des mémoires non volatiles modifiables au niveau du bit. Dans certains modes de réalisation, une rangée d'emplacements de mémoire mise en oeuvre sous forme de mémoire non volatile modifiable au niveau du bit est configurée sous forme d'une pluralité de blocs d'emplacement de mémoire. En outre, des circuits électroniques de commande sont couplés aux emplacements de mémoire pour permettre le stockage d'un bloc de données dans la rangée de mémoire s'étendant jusqu'à une limite entre un premier bloc d'emplacements de mémoire et un deuxième bloc d'emplacements de mémoire. Un ou plusieurs processeurs accèdent aux données du système pendant l'initialisation d'un système électronique. A cet effet, ils récupèrent les données dans un emplacement présélectionné dans une mémoire non volatile modifiable au niveau du bit, sans passer en revue plusieurs emplacements de mémoire pour localiser les données du système.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)