WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007075312) PHASE INTERPOLATOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/075312    International Application No.:    PCT/US2006/047110
Publication Date: 05.07.2007 International Filing Date: 08.12.2006
IPC:
H03H 11/16 (2006.01), H04L 7/033 (2006.01), H03K 5/13 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (For All Designated States Except US).
FAN, Yongping [CN/US]; (US) (For US Only).
YOUNG, Ian, A. [US/US]; (US) (For US Only)
Inventors: FAN, Yongping; (US).
YOUNG, Ian, A.; (US)
Agent: VINCENT, Lester, J.; BLAKELY, SOKOLOFF, TAYLOR & ZAFMAN LLP, 12400 Wilshire Boulevard, 7th Floor, Los Angeles, CA 90025 (US)
Priority Data:
11/319,879 27.12.2005 US
Title (EN) PHASE INTERPOLATOR
(FR) INTERPOLATEUR DE PHASE
Abstract: front page image
(EN)A phase interpolator includes a first circuit to generate a first signal (PHINO) having a first phase delay and a second signal (PHINl) having a second phase delay and a phase mixer (105). The phase mixer (105) is coupled to receive the first and second signals from the first circuit. The phase mixer (105) includes multiple current drivers (510) each including a current driver input coupled to selectively delay one of the first or second signals and a current driver output coupled to output a phase delayed signal. The current driver outputs (01) of the current drivers (510) are coupled together to combine the phase delayed signals from the current drivers to generate an output phase delayed signal having a phase interpolated from the first (PHINO) and second signals. (phinl)
(FR)Interpolateur de phase comprenant un premier circuit pour produire un premier signal ayant un premier retard de phase et un deuxième signal ayant un deuxième retard de phase et un mélangeur de phase. Ce mélangeur de phase est couplé de façon à recevoir le premier et le deuxième signal du premier circuit. Le mélangeur de phase comprend des préamplificateurs de puissance multiples comprenant chacun une entrée de préamplificateur de puissance couplée de façon à retarder sélectivement un signal parmi le premier et le deuxième signal et une sortie de préamplificateur de puissance couplée de façon à émettre un signal à retard de phase. Les sorties des préamplificateurs de puissance sont couplées ensemble pour combiner les signaux à retard de phase venant des préamplificateurs de puissance pour produire un signal de sortie à retard de phase ayant une phase interpolée d'après le premier et le deuxième signal.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)