Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2007063643) AUTOMATIC ADJUSTMENT CIRCUIT, AND FILTER CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2007/063643 International Application No.: PCT/JP2006/320185
Publication Date: 07.06.2007 International Filing Date: 10.10.2006
IPC:
H03H 11/04 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
H
IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
11
Networks using active elements
02
Multiple-port networks
04
Frequency selective two-port networks
Applicants:
堀 真一 HORI, Shinichi [JP/JP]; JP (UsOnly)
日本電気株式会社 NEC CORPORATION [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP (AllExceptUS)
Inventors:
堀 真一 HORI, Shinichi; JP
Agent:
宮崎 昭夫 MIYAZAKI, Teruo; 〒1070052 東京都港区赤坂1丁目9番20号 第16興和ビル8階 Tokyo 8th Floor, 16th Kowa Bldg. 9-20, Akasaka 1-chome Minato-ku, Tokyo 1070052, JP
Priority Data:
2005-34392129.11.2005JP
Title (EN) AUTOMATIC ADJUSTMENT CIRCUIT, AND FILTER CIRCUIT
(FR) CIRCUIT A REGULATION AUTOMATIQUE ET CIRCUIT FILTRANT
(JA) 自動調整回路およびフィルタ回路
Abstract:
(EN) An automatic adjustment circuit comprises a replica (1) constituted of either a circuit block of a portion of a filter body (3) or a combination of the circuit block, and fed with a reference signal (2) from the outside, for outputting signals having a phase delays of 90 degrees and 180 degrees with respect to the reference signal (2), and an integrating comparator (4) fed at its input terminal with an output signal, as having a phase delay of 180 degrees, of the replica (1) and the reference signal (2), and at its clock terminal with an output signal, as having a phase delay of 90 degrees, of the replica (1), and having an output terminal connected with a capacity (C1) and a frequency characteristic adjusting terminal of the replica (1). The automatic adjusting circuit is characterized in that the integrating action of the integrating comparator (4) is performed across the two high/low states of the input signal.
(FR) L'invention concerne un circuit à régulation automatique qui comprend une réplique (1) constituée soit par un bloc-circuit d'une partie d'un élément filtre (3), soit par une combinaison du bloc-circuit, laquelle reçoit un signal (2) de référence de provenance externe, et émet des signaux de sortie présentant des déphasages de 90 et de 180 degrés par rapport au signal de référence (2), et un comparateur intégrateur (4) qui reçoit par sa borne d'entrée un signal de sortie de la réplique (1) présentant un déphasage de 180 degrés et le signal de référence (2), et par sa borne de synchronisation un signal de sortie de la réplique (1) présentant un déphasage de 90 degrés, et qui comporte en outre une borne de sortie raccordée à un condensateur (C1) et une borne servant à la régulation de la courbe de réponse en fréquence de la réplique (1). Ce circuit à régulation automatique est caractérisé en ce que la fonction d'intégration du comparateur intégrateur (4) est réalisée pour les deux modes haut/bas du signal d'entrée.
(JA)  本発明の自動調整回路は、外部から参照信号(2)が入力され、参照信号(2)に対して90度および180度の位相遅延を持つ信号を出力する、フィルタ本体(3)の一部の回路ブロックもしくはその回路ブロックの組み合わせで構成されたレプリカ(1)と、入力端子にレプリカ(1)の180度の位相遅延を持つ出力信号および参照信号(2)が入力され、クロック端子にレプリカ(1)の90度の位相遅延を持つ出力信号が入力され、出力端子が容量(C1)およびレプリカ(1)の周波数特性調整端子に接続された積分比較器(4)とを有し、積分比較器(4)の積分動作は、入力信号のハイ/ローの両状態にまたがって行われることを特徴とする。
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)