PATENTSCOPE will be unavailable a few hours for maintenance reason on Monday 03.02.2020 at 10:00 AM CET
Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2007058617) A CONTROLLER FOR NON-VOLATILE MEMORIES, AND METHODS OF OPERATING THE MEMORY CONTROLLER
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2007/058617 International Application No.: PCT/SG2005/000391
Publication Date: 24.05.2007 International Filing Date: 17.11.2005
IPC:
G11C 7/00 (2006.01) ,G11C 8/00 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
7
Arrangements for writing information into, or reading information out from, a digital store
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
8
Arrangements for selecting an address in a digital store
Applicants:
CHANG, Chee Keng [MY/SG]; SG
Inventors:
CHANG, Chee Keng; SG
Agent:
WATKIN, Timothy, Lawrence, Harvey; Lloyd Wise Tanjong Pagar P O Box 636 Singapore 910816, GB
Priority Data:
Title (EN) A CONTROLLER FOR NON-VOLATILE MEMORIES, AND METHODS OF OPERATING THE MEMORY CONTROLLER
(FR) CONTROLEUR POUR MEMOIRES NON VOLATILES ET PROCEDES POUR FAIRE FONCTIONNER CE CONTROLEUR DE MEMOIRE
Abstract:
(EN) A non-volatile memory device (3) is proposed consisting of a first non-volatile flash memory (5) having a plurality of blocks, each block having a plurality of pages, each block being erasable and each page being programmable, and a second non-volatile random access memory (23) having a plurality of randomly accessible bytes. The second non volatile memory (23) stores data for mapping logical blocks to physical blocks and status information of logical blocks. Each logical block has an associated physical page pointer stored in the second non-volatile memory (23) that identifies the next free physical page of the mapped physical block to be written. The page pointer is incremented after every page write to the physical block, allowing all physical pages to be fully utilized for page writes. Furthermore, a method of writing and reading data is disclosed whereby the most recently written physical page associated with a logical address is identifiable by the memory device without programming flags into superceded pages, or recording time stamp values in any physical page or block of the first non-volatile memory (5). Furthermore, a method is provided for a logical block to be mapped to two physical blocks instead of one to provide additional space for page writes, resulting in reduction in page copy operations, thereby increasing the performance of the system.
(FR) La présente invention concerne un dispositif de mémoire non volatile (3) constitué d'une première mémoire flash non volatile (5) qui présente une pluralité de blocs, chaque bloc présentant une pluralité de pages et pouvant être effacé et chaque page pouvant être programmée, ainsi que d'une seconde mémoire vive non volatile (23) qui présente une pluralité de multiplets à accès aléatoire. Cette seconde mémoire non volatile (23) enregistre des données pour mapper des blocs logiques sur des blocs physiques et des informations d'état de blocs logiques. Chaque bloc logique présente un pointeur de page physique associé, enregistré dans la seconde mémoire non volatile (23), qui identifie la prochaine page physique libre du bloc physique mappé à inscrire. Le pointeur de page est incrémenté après chaque écriture de page sur le bloc physique, ce qui permet d'utiliser complètement toutes les pages physiques pour des écritures de page. Cette invention concerne également un procédé pour écrire et lire des données. Selon ce procédé, la page physique la plus récemment inscrite associée à une adresse logique peut être identifiée par le dispositif de mémoire sans drapeaux de programmation dans des pages remplacées ou des valeurs d'horodatage sont enregistrées dans n'importe quelle page physique ou bloc de la première mémoire non volatile (5). En outre, cette invention concerne un procédé mettant en oeuvre un bloc logique à mapper sur deux blocs physiques au lieu d'un, afin d'offrir un espace supplémentaire pour des écritures de page, ce qui permet de réduire les opérations de copie de page et d'augmenter ainsi la performance du système.
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)