Processing

Please wait...

Settings

Settings

Goto Application

1. WO2007041140 - NICAM PROCESSOR

Publication Number WO/2007/041140
Publication Date 12.04.2007
International Application No. PCT/US2006/037626
International Filing Date 25.09.2006
IPC
G06F 17/00 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
17Digital computing or data processing equipment or methods, specially adapted for specific functions
G06F 7/38 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
7Methods or arrangements for processing data by operating upon the order or content of the data handled
38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
H01L 25/00 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices
H03K 19/173 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
02using specified components
173using elementary logic circuits as components
H03K 19/177 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
02using specified components
173using elementary logic circuits as components
177arranged in matrix form
H04K 1/10 2006.01
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
KSECRET COMMUNICATION; JAMMING OF COMMUNICATION
1Secret communication
10by using two signals transmitted simultaneously or successively
CPC
H04N 7/06
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
NPICTORIAL COMMUNICATION, e.g. TELEVISION
7Television systems
06Systems for the simultaneous transmission of one television signal, i.e. both picture and sound, by more than one carrier
Applicants
  • FREESCALE SEMICONDUCTOR INC. [US]/[US] (AllExceptUS)
  • ZOSO, Luciano [US]/[US] (UsOnly)
  • CHIN, Allan P. [US]/[US] (UsOnly)
  • LESTER, David P. [US]/[US] (UsOnly)
Inventors
  • ZOSO, Luciano
  • CHIN, Allan P.
  • LESTER, David P.
Agents
  • KING, Robert L.
Priority Data
11/240,31430.09.2005US
11/240,31530.09.2005US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) NICAM PROCESSOR
(FR) PROCESSEUR NICAM
Abstract
(EN)
A NICAM processor (82) comprises a first memory (100) for temporarily storing a current frame of A-channel and B-channel input data, wherein the current frame data is stored into the first memory at a first clock rate. A second memory (106, 108) temporarily stores companded A-channel and B-channel data of a previous frame in a format other than an interleaved format according to NICAM standard requirements. An interleaving circuit (105) reads the previous frame companded data from the second memory at a second clock rate and in a manner for interleaving the previous frame data into the NICAM standard required interleaved format. A bit stream generator (114) generates a first portion of an output bit stream, multiplexes it with a payload portion, and outputs the output bit stream, wherein the first portion comprises a frame alignment word, control information and additional data, and the payload portion comprises the interleaved data of the previous frame. A companding and storing circuit (104) compands the input data of the current frame and stores the companded data into the second memory at a third clock rate and in the format other than the NICAM interleaved format. The companding and storing circuit is operative during an interval within the current frame, subsequent to the storing into the first memory and the reading from the second memory.
(FR)
L'invention concerne un processeur NICAM (82) comprenant une première mémoire (100) destinée à stocker temporairement une trame de données d'entrée de voie A et de voie B, les données de ladite trame étant stockées dans la première mémoire à une première fréquence d'horloge. Une seconde mémoire (106, 108) stocke temporairement des données de voie A et de voie B de compression-extension d'une trame précédente sous un format autre qu'un format entremêlé conforme aux normes NICAM. Un circuit (105) d'entremêlement permet de lire les données de compression-extension de la trame précédente dans la seconde mémoire à une deuxième fréquence d'horloge et de manière à entremêler les données de la trame précédente dans le format entremêlé standard requis. Un générateur (114) de train binaire génère une première partie d'un train binaire de sortie, garantit le multiplexage de celui-ci avec une partie de charge utile, et génère le train binaire de sortie, la première partie comprenant un mot d'alignement de trame, des informations de commande et des données supplémentaires, et la partie de charge utile comprenant les données entremêlées de la trame antérieure. Un circuit (14) de compression-extension et de stockage permet la compression-extension des données d'entrée de la trame courante et stocke les données de compression-extension dans la seconde mémoire à une troisième fréquence d'horloge et dans un format autre que le format entremêlé NICAM. Le circuit de compression-extension et de stockage est utilisé dans un intervalle de la trame courante, suite au stockage dans la première mémoire et la lecture dans la seconde mémoire.
Also published as
EP06815539
EP6815539
Latest bibliographic data on file with the International Bureau