Processing

Please wait...

Settings

Settings

Goto Application

1. WO2007036117 - CIRCUIT STATE SCAN-CHAIN, DATA COLLECTION SYSTEM AND EMULATION METHOD

Publication Number WO/2007/036117
Publication Date 05.04.2007
International Application No. PCT/CN2006/001911
International Filing Date 31.07.2006
IPC
G06F 11/36 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
36Preventing errors by testing or debugging of software
CPC
G01R 31/318536
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
3185Reconfiguring for testing, e.g. LSSD, partitioning
318533using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
318536Scan chain arrangements, e.g. connections, test bus, analog signals
Applicants
  • 上海奇码数字信息有限公司 SHANGHAI MAGIMA DIGITAL INFORMATION CO., LTD. [CN]/[CN] (AllExceptUS)
  • 周振亚 CHOU, Jen-ya [CN]/[CN] (UsOnly)
  • 张亚林 ZHANG, Ya-lin [CN]/[CN] (UsOnly)
Inventors
  • 周振亚 CHOU, Jen-ya
  • 张亚林 ZHANG, Ya-lin
Agents
  • 上海专利商标事务所有限公司 SHANGHAI PATENT & TRADEMARK LAW OFFICE, LLC
Priority Data
200510030177.729.09.2005CN
Publication Language Chinese (ZH)
Filing Language Chinese (ZH)
Designated States
Title
(EN) CIRCUIT STATE SCAN-CHAIN, DATA COLLECTION SYSTEM AND EMULATION METHOD
(FR) CHAÎNE DE BALAYAGE DE L'ÉTAT DU CIRCUIT, SYSTÈME DE COLLECTE DE DONNÉES ET PROCÉDÉ D'ÉMULATION
(ZH) 电路状态扫描链、数据采集系统和仿真验证方法
Abstract
(EN)
The present invention provides a circuit state scan-chain for emulating and verifying integrated circuit design, a data collection system and an emulation and verification method using the scan-chain. The said integrated circuit includes a number of registers and the corresponding input terminal combinational logics and output terminal combinational logics. The construction of the said scan-chain includes the first multiplex module and the second multiplex module arranged with regard to each register, changing the operation mode of the said integrated circuit by contolling the first multiplex module and the second multiplex module, enabling the said integrated circuit to switch among the normal mode, holding mode and snapshot mode, and enabling the registers to form a scan-chain loop in snapshot mode.
(FR)
La présente invention concerne une chaîne de balayage de l'état du circuit destinée à l'émulation et à la vérification de la conception du circuit intégré. La présente invention concerne également un système de collecte de données et un procédé de vérification et d'émulation utilisant la chaîne de balayage. Ledit circuit intégré comprend un nombre de registres ainsi que les logiques combinatoires du terminal d'entrée et les logiques combinatoires du terminal de sortie correspondantes. La construction de ladite chaîne de balayage comprend : le premier module de multiplexage et le second module de multiplexage installés à l'égard de chaque registre, permettant de changer le mode de fonctionnement dudit circuit intégré en commandant le premier module de multiplexage et le second module de multiplexage, permettant audit circuit intégré la commutation entre le mode normal, le mode de maintien et le mode instantané, et permettant aux registres de former une boucle de chaîne de balayage dans un mode instantané.
(ZH)
提供一种用于仿真验证集成电路设计的电路状态扫描链以及利用该扫描链的数据采集系统和仿真验证方法。上述集成电路包括多个寄存器及其对应的输入端组合逻辑和输出端组合逻辑,该扫描链结构包括对应每一寄存器所设的第一复用模块及第二复用模块,通过控制第一复用模块及第二复用模块改变集成电路的工作模式,使集成电路在正常模式、保持模式及拍照模式三种工作模式下进行切换,并在拍照模式下使寄存器构成一个扫描链环。
Latest bibliographic data on file with the International Bureau