PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 19.11.2019 at 4:00 PM CET
Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2007027558) METHOD OF FORMING PITCH MULTIPLED CONTACTS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2007/027558 International Application No.: PCT/US2006/033421
Publication Date: 08.03.2007 International Filing Date: 28.08.2006
IPC:
H01L 21/033 (2006.01) ,H01L 21/768 (2006.01) ,H01L 21/8239 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
027
Making masks on semiconductor bodies for further photolithographic processing, not provided for in group H01L21/18 or H01L21/34165
033
comprising inorganic layers
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
71
Manufacture of specific parts of devices defined in group H01L21/7086
768
Applying interconnections to be used for carrying current between separate components within a device
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
77
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78
with subsequent division of the substrate into plural individual devices
82
to produce devices, e.g. integrated circuits, each consisting of a plurality of components
822
the substrate being a semiconductor, using silicon technology
8232
Field-effect technology
8234
MIS technology
8239
Memory structures
Applicants:
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way P.O. Box 6 Boise, Idaho 83707-0006, US (AllExceptUS)
TRAN, Luan, C. [US/US]; US (UsOnly)
Inventors:
TRAN, Luan, C.; US
Agent:
ALTMAN, Daniel E.; KNOBBE, MARTENS, OLSON & BEAR, LLP 2040 Main Street, 14th Floor Irvine, California 92614, US
Priority Data:
11/215,98231.08.2005US
Title (EN) METHOD OF FORMING PITCH MULTIPLED CONTACTS
(FR) PROCEDE PERMETTANT DE FORMER DES CONTACTS A PAS MULTIPLES
Abstract:
(EN) Methods of forming electrically conductive and/or semiconductive features for use in integrated circuits are disclosed. Various pattern transfer and etching steps can be used, in combination with pitch-reduction techniques, to create densely-packed features. The features can have a reduced pitch in one direction and a wider pitch in another direction. Conventional photo- lithography steps can be used in combination with pitch-reduction techniques to form elongate, pitch-reduced features such as bit-line contacts (732), for example.
(FR) L'invention porte sur des procédés qui permettent de former des éléments électroconducteurs et/ou semiconducteurs destinés à des circuits intégrés. Diverses étapes de transfert de motifs et de gravure peuvent être utilisées, combinées à des procédés de réduction de pas, pour créer des éléments regroupés avec une haute densité. Les éléments précités peuvent avoir un pas réduit dans une direction et un pas plus grand dans l'autre direction. On peut utiliser les étapes de la photolithographie classique combinées à des techniques de réduction de pas pour former des éléments allongés à pas réduit tels que des contacts de ligne de bit (732), par exemple. Dans certains modes de réalisation, on peut former les contacts (732) en déposant une couche isolante (334) par-dessus de multiples couches de matériau de masque. On peut alors créer une série de lignes sélectivement définissables (124) dans le matériau de masque, les lignes formant un motif. On peut ensuite procéder à la réduction de pas sur les lignes à l'aide d'un matériau de cale d'espacement (170) afin de créer des lignes de masque à pas réduit (175) qui sont allongées le long d'un axe de cale d'espacement. On peut ainsi séparer chaque ligne de masque à pas réduit (175) par un espace de pas réduit. On peut alors appliquer un second motif (p.ex., celui du second masque (480)) de photorésist qui traverse une partie des éléments de masque. Le second motif peut comporter une fenêtre (482) découvrant de multiples parties des lignes de masque à pas réduit (175) et des espaces de pas réduit adjacents non recouverts par le photorésist. La fenêtre (482) peut posséder un axe allongé qui n'est pas parallèle à l'axe allongé des lignes de masque à pas réduit. On peut alors graver la couche isolante (334) à travers un troisième motif, partiellement défini par les espaces de pas réduit, pour créer des trous de contact (584) dans la couche isolante (334). On peut remplir les trous de contact (584) avec un matériau conducteur afin de créer des contacts électriques (732).
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
KR1020080043861EP1929508JP2009506576CN101292327KR1020100109985