WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007019214) EFFICIENT ERROR CODE CORRECTION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/019214    International Application No.:    PCT/US2006/030208
Publication Date: 15.02.2007 International Filing Date: 02.08.2006
IPC:
H03M 13/00 (2006.01), G06F 11/00 (2006.01)
Applicants: LATTICE SEMICONDUCTOR CORPORATION [US/US]; 5555 NE Moore Ct, Hillsboro, Oregon 97124 (US) (For All Designated States Except US)
Inventors: JIANG, Xueping; (US)
Agent: BECKER, Mark; Lattice Semiconductor Corporation, 5555 NE Moore Ct., Hillsboro, Oregon 97124 (US)
Priority Data:
11/196,092 03.08.2005 US
Title (EN) EFFICIENT ERROR CODE CORRECTION
(FR) CORRECTION DE CODE D'ERREUR EFFICACE
Abstract: front page image
(EN)In one embodiment of the invention, an error-correcting receiver includes an input buffer for storing received codewords, a first error correction syndrome circuit coupled to receive a first codeword and produce an output word, and a second error correction syndrome circuit coupled to receive a second codeword and produce an output word. An error-trapping-and-decoding circuit alternately receives the output words of the first and second error correction syndrome circuits. An error correction circuit coupled to the error-trapping-and-decoding circuit and the input buffer is adapted to provide corrected codewords.
(FR)Dans un mode de réalisation, cette invention concerne un récepteur correcteur d'erreur comprenant : une mémoire tampon d'entrée servant à stocker des mots de code reçus ; un premier circuit à syndrome de correction d'erreur qui est couplé pour recevoir un premier mot de code, et produire un mot de sortie ; un deuxième circuit à syndrome de correction d'erreur qui est couplé pour recevoir un deuxième mot de code, et produire un mot de sortie. Un circuit de piégeage et de décodage d'erreur reçoit tour à tour les mots de sortie du premier et du deuxième circuit à syndrome de correction d'erreur. Un circuit de correction d'erreur qui est couplé audit circuit de piégeage et de décodage d'erreur et à la mémoire tampon d'entrée est conçu pour fournir des mots de code corrigés.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)